存储单元、存储器及其制造方法、电子设备技术

本申请实施例提供了一种存储单元、存储器及其制造方法、电子设备。在本申请实施例提供的存储单元中，第一半导体结构相对于源极和漏极缩进，使得源极、第一半导体结构和漏极围合形成侧向凹槽，使得栅极的尺寸与侧向凹槽的尺寸相适配，从而能够精准控制栅极沿第一方向的长度尺寸，能够提高栅极的制造精度，能够保障存储单元的制造精度，进而能够保障存储器中各个存储单元性能的均一性，进而能够保障存储器的性能。的性能。的性能。

【技术实现步骤摘要】
存储单元、存储器及其制造方法、电子设备


[0001]本申请涉及半导体
，具体而言，本申请涉及一种存储单元、存储器及其制造方法、电子设备。

技术介绍

[0002]随着半导体器件集成化技术的发展，对于以存储器为代表的半导体器件而言，存储器中存储单元的尺寸越来越小，以提高存储器的存储密度。目前，存储单元中多采用垂直结构的晶体管。
[0003]但是，在存储器的制备过程中，垂直结构的晶体管中栅极的尺寸波动较大，特别是栅极的长度波动较大，导致晶体管的性能波动较大，进而影响存储器的性能。

技术实现思路

[0004]本申请针对现有方式的缺点，提出一种存储单元、存储器及其制造方法、电子设备，用以解决现有技术存储器的制备过程中，存储器中晶体管的栅极制备精度较低的技术问题。
[0005]第一个方面，本申请实施例提供了一种存储单元，包括：叠置于衬底一侧的晶体管和电容器，晶体管和电容器连接；
[0006]晶体管包括沿垂直于衬底的第一方向叠置的源极、第一半导体结构和漏极，第一半导体结构沿平行于衬底的第二方向相对于源极和漏极缩进，源极、第一半导体结构和漏极围合形成的侧向凹槽中设置有第一介质结构和栅极。
[0007]可选地，源极和漏极在衬底的正投影相重叠；源极和漏极在衬底的正投影，覆盖第一半导体结构、第一介质结构和栅极在衬底的正投影。
[0008]可选地，电容器设置于晶体管远离衬底的一侧，电容器的第一电极与漏极连接；
[0009]或者，晶体管设置于电容器远离衬底的一侧，电容器的第二电极与源极连接。
[0010]可选地，晶体管还包括第二半导体结构，位于第一半导体结构沿第二方向远离栅极的一侧。
[0011]第二个方面，本申请实施例提供一种存储器，包括：衬底、多条位线、多条字线和多个如上述第一个方面所提供的任一存储单元，多个存储单元阵列排布；
[0012]位线设置于存储单元远离或靠近衬底的一侧，位线平行于第二方向，沿第二方向位于同一行的各存储单元与同一条位线连接；
[0013]字线平行于第三方向，沿第三方向位于同一列的各存储单元与同一条字线连接；第三方向平行于衬底，并垂直于第二方向；
[0014]存储单元的电容器设置于晶体管远离位线的一侧。
[0015]可选地，位线与存储单元中晶体管的源极或漏极连接；
[0016]字线包括位于同一列的各存储单元中晶体管的栅极。
[0017]第三个方面，本申请实施例提供一种电子设备，包括：如第二个方面所提供的任一
种存储器，或者，如第一个方面所提供的任一种存储单元。
[0018]第四个方面，本申请实施例提供了一种存储器的制造方法，包括：
[0019]基于图案化工艺在衬底的一侧制备得到至少两个间隔且平行于第三方向的第一沟槽和初始结构列；初始结构列包括沿第三方向间隔排列的初始叠置结构，初始叠置结构包括沿第一方向叠置的初始源极、初始半导体结构和初始漏极；第三方向平行于衬底，第一方向垂直于衬底；
[0020]侧向刻蚀初始半导体结构，得到第一中间半导体结构，使得初始源极、第一中间半导体结构和初始漏极围合形成侧向凹槽；
[0021]采用外延工艺在第一中间半导体结构的两侧面制备第一半导体结构；
[0022]在侧向凹槽中形成随形的第一介质结构；
[0023]制备字线，字线包括位于第一介质结构侧面的栅极；
[0024]制备与初始源极连接的位线；
[0025]基于图案化工艺使得每个初始叠置结构形成两个被第二沟槽至少部分间隔的晶体管；
[0026]在每个晶体管远离衬底的一侧制备电容器。
[0027]可选地，在侧向凹槽中形成随形的第一介质结构，包括：
[0028]在初始源极、第一半导体结构和初始漏极的两侧面制备第一介质层，得到位于侧向凹槽中的第一介质结构；
[0029]以及，制备与初始源极连接的位线，包括：
[0030]在第一介质层和栅极的侧面制备侧边保护结构；
[0031]在第一沟槽内制备初始金属层；
[0032]采用退火工艺处理初始金属层，得到位于初始源极靠近衬底一侧的位线。
[0033]可选地，基于图案化工艺在衬底的一侧制备得到至少两个间隔且平行于第三方向的第一沟槽和初始结构列，包括：
[0034]采用外延工艺在衬底的一侧依次制备第一掺杂层、第一半导体层和第二掺杂层，得到第一中间基板；
[0035]基于第一中间基板得到包括至少两个间隔且平行于第二方向的初始结构行的第二中间基板；第二方向平行于衬底，且垂直于第三方向；
[0036]图案化第二中间基板，形成第一沟槽和初始结构列。
[0037]可选地，图案化第二中间基板，形成第一沟槽和初始结构列，包括：
[0038]在第二中间基板的一侧制备掩膜结构；掩膜结构沿第三方向延伸；
[0039]以掩膜结构为掩膜刻蚀第二中间基板，使得第一沟槽的底部探入部分初始结构行的初始源极行。
[0040]可选地，在第二中间基板的一侧制备掩膜结构，包括：
[0041]在第二中间基板的一侧制备至少两个间隔且平行于第三方向的第一子掩膜结构；
[0042]在每个第一子掩膜结构沿第二方向的两端面制备第二子掩膜结构；
[0043]以及，基于图案化工艺使得每个初始叠置结构形成两个被第二沟槽至少部分间隔的晶体管，包括：
[0044]刻蚀第一子掩膜结构和被其覆盖的部分，使得每个初始叠置结构形成一个平行于
第三方向的第二沟槽和两个晶体管；第二沟槽探入部分初始源极。
[0045]本申请实施例提供的技术方案带来的有益技术效果包括：
[0046]在本申请实施例提供的存储单元中，第一半导体结构相对于源极和漏极缩进，使得源极、第一半导体结构和漏极围合形成侧向凹槽，使得栅极的尺寸与侧向凹槽的尺寸相适配，从而能够精准控制栅极沿第一方向的长度尺寸，能够提高栅极的制造精度，能够保障存储单元的制造精度，进而能够保障存储器中各个存储单元性能的均一性，进而能够保障存储器的性能。
[0047]本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
[0048]本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
[0049]图1为本申请实施例提供的一种存储单元的结构示意图；
[0050]图2为本申请实施例提供的另一种存储单元的结构示意图；
[0051]图3为本申请实施例提供的又一种存储单元的结构示意图；
[0052]图4a为本申请实施例提供的一种存储器的俯视结构示意图；
[0053]图4b为本申请实施例提供的图4a存储器的BB向剖视结构示意图；
[0054]图5为本申请实施例提供的一种存储器的制造方法的流程示意图；
[0055]图6a为本申请实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储单元，其特征在于，包括：叠置于衬底一侧的晶体管和电容器，所述晶体管和所述电容器连接；所述晶体管包括沿垂直于所述衬底的第一方向叠置的源极、第一半导体结构和漏极，所述第一半导体结构沿平行于所述衬底的第二方向相对于所述源极和所述漏极缩进，所述源极、所述第一半导体结构和所述漏极围合形成的侧向凹槽中设置有第一介质结构和栅极。2.根据权利要求1所述的存储单元，其特征在于，所述源极和所述漏极在所述衬底的正投影相重叠；所述源极和所述漏极在所述衬底的正投影，覆盖所述第一半导体结构、所述第一介质结构和所述栅极在所述衬底的正投影。3.根据权利要求1所述的存储单元，其特征在于，所述电容器设置于所述晶体管远离所述衬底的一侧，所述电容器的第一电极与所述漏极连接；或者，所述晶体管设置于所述电容器远离所述衬底的一侧，所述电容器的第二电极与所述源极连接。4.根据权利要求1所述的存储单元，其特征在于，所述晶体管还包括第二半导体结构，位于所述第一半导体结构沿所述第二方向远离所述栅极的一侧。5.一种存储器，其特征在于，包括：衬底、多条位线、多条字线和多个如上述权利要求1
‑
4中任一所述的存储单元，多个所述存储单元阵列排布；所述位线设置于所述存储单元远离或靠近所述衬底的一侧，所述位线平行于第二方向，沿所述第二方向位于同一行的各所述存储单元与同一条所述位线连接；所述字线平行于第三方向，沿所述第三方向位于同一列的各所述存储单元与同一条所述字线连接；所述第三方向平行于所述衬底，并垂直于所述第二方向；所述存储单元的电容器设置于所述晶体管远离所述位线的一侧。6.根据权利要求5所述的存储器，其特征在于，所述位线与所述存储单元中晶体管的源极或漏极连接；所述字线包括位于同一列的各所述存储单元中所述晶体管的栅极。7.一种电子设备，其特征在于，包括：如上述权利要求5或6所述的存储器，或者，如上述权利要求1
‑
4中任一项所述的存储单元。8.一种存储器的制造方法，其特征在于，包括：基于图案化工艺在衬底的一侧制备得到至少两个间隔且平行于第三方向的第一沟槽和初始结构列；所述初始结构列包括沿第三方向间隔排列的初始叠置结构，所述初始叠置结构包括沿第一方向叠置的初始源极、初始半导体结构和初始漏极；所述第三方向平行于所述衬底，所述第一方向垂直于所述衬底；侧向刻蚀所述初始半导体结构，得到第一中间半导体结构，使得所述初始源...

【专利技术属性】
技术研发人员：康卜文，朱正勇，赵超，王桂磊，
申请(专利权)人：北京超弦存储器研究院，
类型：发明
国别省市：