增强型器件的外延结构及其制备方法技术

一种增强型器件的外延结构及其制备方法，涉及半导体技术领域。该增强型器件的外延结构包括衬底，以及依次形成于衬底上的缓冲层、沟道层、势垒层和外延介质层；外延介质层至少包括位于势垒层上的第一铟镓氮层。该增强型器件的外延结构能够降低PN结泄露电流，提高栅极偏压。压。压。

【技术实现步骤摘要】
增强型器件的外延结构及其制备方法


[0001]本专利技术涉及半导体
，具体而言，涉及一种增强型器件的外延结构及其制备方法。

技术介绍

[0002]利用AlGaN/GaN界面处的压电极化效应产生的二维电子气（2DEG）制备的高电子迁移率晶体管（High Electron Mobility Transistor，HEMT），可以应用于高温、高压、高频和大功率等领域。其中，耗尽型（常开型）HEMT器件的栅极电压开启阈值在
‑
4V~
‑
2V之间，器件难以实现更高功率下工作；增强型（常关型）HEMT器件的阈值电压为正值，可以通过控制栅极阈值电压获得更宽的导电沟道。
[0003]实现增强型HEMT器件的方法主要有氟离子注入、加介质层的绝缘栅以及P型栅。由于氟离子注入方法工艺复杂，注入的负电荷不稳定；栅极介质层由于界面陷阱的存在会捕获载流子，不仅开关灵敏度会下降，而且随时间增加会出现介质击穿等现象，所以，具有p型栅的增强型HEMT是目前最有前景和已经商业应用的器件。然而，现有的采用P型栅的增强型HEMT器件的P型氮化物和AlGaN/GaN界面可以看做PN结，随着栅极电压的增加，PN结会逐渐出现漏电甚至击穿。

技术实现思路

[0004]本专利技术的目的在于提供一种增强型器件的外延结构及其制备方法，其能够降低PN结泄露电流，提高栅极偏压。
[0005]本专利技术的实施例是这样实现的：本专利技术的一方面，提供一种增强型器件的外延结构，该增强型器件的外延结构包括衬底，以及依次形成于衬底上的缓冲层、沟道层、势垒层和外延介质层；外延介质层至少包括位于势垒层上的第一铟镓氮层。该增强型器件的外延结构能够降低PN结泄露电流，提高栅极偏压。
[0006]可选地，第一铟镓氮层为In
x
Ga1‑
x
N层，其中，0.01≤x≤0.05；和/或，第一铟镓氮层的厚度在5nm至10nm之间。
[0007]可选地，外延介质层还包括位于第一铟镓氮层背离势垒层一面的第一氮化镓层。
[0008]可选地，第一氮化镓层的厚度在10nm至20nm之间。
[0009]可选地，外延介质层还包括位于第一氮化镓层背离第一铟镓氮层一面的P型氮化镓层。
[0010]可选地，P型氮化镓层的P型掺杂离子为镁离子，且镁离子的掺杂浓度在9
×
10
18
atom/cm3至5
×
10
19
atom/cm3之间；和/或，P型氮化镓层的厚度在20nm至40nm之间。
[0011]可选地，外延介质层还包括位于P型氮化镓层背离第一氮化镓层一面的P型铟镓氮层。
[0012]可选地，P型铟镓氮层为P型In
y
Ga1‑
y
N层，其中，0.05≤y≤0.2；和/或，P型铟镓氮层
的厚度在15nm至25nm之间；和/或，P型铟镓氮层的P型掺杂离子为镁离子，且镁离子的掺杂浓度在8
×
10
19
atom/cm3至1
×
10
20
atom/cm3之间。
[0013]可选地，外延介质层还包括至少一个叠层组，叠层组包括依次形成于第一氮化镓层背离第一铟镓氮层一面的第二铟镓氮层和第二氮化镓层，其中，第二铟镓氮层和第二氮化镓层内均具有P型离子掺杂。
[0014]本专利技术的另一方面，提供一种增强型器件的外延结构的制备方法，该增强型器件的外延结构的制备方法包括：在衬底上依次形成缓冲层、沟道层和势垒层；在压力在250mbar至350mbar之间、温度在950℃至1000℃之间、NH3氛围下，通入三甲基镓和三甲基铟，以在势垒层背离沟道层的一面外延生长第一铟镓氮层。
[0015]可选地，在压力在250mbar至350mbar之间、温度在950℃至1000℃之间、NH3氛围下，通入三甲基镓和三甲基铟，以在势垒层背离沟道层的一面外延生长第一铟镓氮层之后，制备方法还包括：在压力在250mbar至350mbar之间、温度在960℃至1020℃之间、NH3氛围下，通入三甲基镓，以在第一铟镓氮层背离势垒层的一面外延生长第一氮化镓层；在压力在250mbar至350mbar之间、温度在960℃至1020℃之间、NH3氛围下，通入三甲基镓和二茂镁，以在第一氮化镓层背离第一铟镓氮层的一面外延生长P型氮化镓层；在压力在250mbar至350mbar之间、温度在700℃至820℃之间、NH3氛围下，通入三乙基镓和三甲基铟，以在P型氮化镓层背离第一氮化镓层的一面外延生长P型铟镓氮层。
[0016]本专利技术的有益效果包括：本申请提供的增强型器件的外延结构包括衬底，以及依次形成于衬底上的缓冲层、沟道层、势垒层和外延介质层；外延介质层至少包括位于势垒层上的第一铟镓氮层。本申请现对现有技术而言，在势垒层和栅极之间未设置P型盖帽层，而是采用至少包括有第一铟镓氮层的外延介质层代替，如此，一来，利用势垒层和第一铟镓氮层的反向压电极化和异质结结界面聚集空穴可以抵消势垒层和沟道层处的压电极化，从而消耗二维电子气（2DEG），进而实现器件在常关状态下工作，使得本申请的器件能够具有增强型器件的功效；二来，本申请提供的第一铟镓氮层其类似介质层，但是本申请的第一铟镓氮并未进行P型离子的掺杂，因此，其可以降低PN结的泄漏电流，使得PN结不易被击穿，提高了栅极偏压和增强型器件的耐压能力。
附图说明
[0017]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0018]图1为本专利技术一些实施例提供的增强型器件的结构示意图；图2为本专利技术一些实施例提供的外延介质层的结构示意图之一；图3为本专利技术一些实施例提供的外延介质层的结构示意图之二；图4为本专利技术一些实施例提供的增强型器件的外延结构的制备流程示意图之一；
图5为本专利技术一些实施例提供的增强型器件的外延结构的制备流程示意图之二。
[0019]图标：10
‑
衬底；21
‑
缓冲层；22
‑
应力释放层；23
‑
超晶格层；24
‑
掺碳氮化镓层；30
‑
沟道层；40
‑
势垒层；50
‑
外延介质层；51
‑
第一铟镓氮层；52
‑
第一氮化镓层；53
‑
P型氮化镓层；54
‑
P型铟镓氮层；60
‑
叠层组；61
‑
第二铟镓氮层；62
‑
第二氮化镓层；70
‑
源极；80
‑
漏极；90
‑
...

【技术保护点】

【技术特征摘要】
1.一种增强型器件的外延结构，其特征在于，包括衬底，以及依次形成于所述衬底上的缓冲层、沟道层、势垒层和外延介质层；所述外延介质层至少包括位于所述势垒层上的第一铟镓氮层。2.根据权利要求1所述的增强型器件的外延结构，其特征在于，所述第一铟镓氮层为In
x
Ga1‑
x
N层，其中，0.01≤x≤0.05；和/或，所述第一铟镓氮层的厚度在5nm至10nm之间。3.根据权利要求1所述的增强型器件的外延结构，其特征在于，所述外延介质层还包括位于所述第一铟镓氮层背离所述势垒层一面的第一氮化镓层。4.根据权利要求3所述的增强型器件的外延结构，其特征在于，所述第一氮化镓层的厚度在10nm至20nm之间。5.根据权利要求3所述的增强型器件的外延结构，其特征在于，所述外延介质层还包括位于所述第一氮化镓层背离所述第一铟镓氮层一面的P型氮化镓层。6.根据权利要求5所述的增强型器件的外延结构，其特征在于，所述P型氮化镓层的P型掺杂离子为镁离子，且所述镁离子的掺杂浓度在9
×
10
18
atom/cm3至5
×
10
19
atom/cm3之间；和/或，所述P型氮化镓层的厚度在20nm至40nm之间。7.根据权利要求6所述的增强型器件的外延结构，其特征在于，所述外延介质层还包括位于P型氮化镓层背离所述第一氮化镓层一面的P型铟镓氮层。8.根据权利要求7所述的增强型器件的外延结构，其特征在于，所述P型铟镓氮层为P型In
y
Ga1‑
y
N层，其中，0.05≤y≤0.2；和/或，所述P型铟镓氮层的厚度在15nm至25nm之间；和/或，所述P型铟镓氮层的P型掺杂离子为镁...

【专利技术属性】
技术研发人员：张海林，孙思明，张建，廖亿鹏，黄旭，刘庆波，黎子兰，
申请(专利权)人：广东致能科技有限公司，
类型：发明
国别省市：