二极管器件制造技术

本申请公开一种二极管器件，包括阴极、漂移层、P型掺杂部、多晶硅部、第一N型掺杂部、第二N型掺杂部以及阳极，漂移层设置于阴极上，P型掺杂部设置于漂移层远离阴极的一侧，P型掺杂部具有至少两个间隔设置的沟槽，沟槽还延伸入部分漂移层中，多晶硅部填充于沟槽中，第一N型掺杂部和第二N型掺杂部设置于P型掺杂部中且位于每两相邻的沟槽之间，第一N型掺杂部与第二N型掺杂部接触，阳极设置于P型掺杂部远离阴极的一侧。在本申请中，通过在P型掺杂部中设置有第一N型掺杂部和第二N型掺杂部，以中和掉部分P型掺杂部的掺杂浓度，从而降低正向导通时空穴的注入效率。时空穴的注入效率。时空穴的注入效率。

【技术实现步骤摘要】
二极管器件


[0001]本申请涉及半导体
，具体涉及一种二极管器件。

技术介绍

[0002]二极管通常用在逆变器中，且是逆变器中不可或缺的部分，其起到电流换向后续流的重要作用，因此，二极管的反向恢复速度快慢直接影响到逆变器的最终效率。
[0003]现有的二极管通常是基于传统PiN结构获得，并采用重金属掺杂技术控制寿命，但是，该二极管在高频率下工作，其正向导通时，空穴的注入效率过高，从而导致二极管的反向恢复时间较长。

技术实现思路

[0004]鉴于此，本申请提供一种二极管器件，以解决现有的二极管器件在正向导通时空穴的注入效率高的问题。
[0005]本申请提供的一种二极管器件，包括：
[0006]阴极；
[0007]漂移层，设置于所述阴极上；
[0008]P型掺杂部，设置于所述漂移层远离所述阴极的一侧，所述P型掺杂部具有至少两个间隔设置的沟槽，所述沟槽还延伸入部分所述漂移层；
[0009]多晶硅部，所述多晶硅部填充于所述沟槽中；
[0010]第一N型掺杂部和第二N型掺杂部，设置于所述P型掺杂部中，且位于每两相邻的所述沟槽之间，所述第一N型掺杂部与所述第二N型掺杂部接触；以及
[0011]阳极，设置于所述P型掺杂部远离所述阴极的一侧。
[0012]其中，所述第一N型掺杂部的宽度与所述第二N型掺杂部的宽度相等。
[0013]其中，所述第一N型掺杂部的宽度小于所述第二N型掺杂部的宽度。
[0014]其中，自一所述沟槽到相邻的另一所述沟槽的方向上，所述第一N型掺杂部与所述第二N型掺杂部呈阶梯式排布。
[0015]其中，所述第一N型掺杂部的掺杂浓度小于所述第二N型掺杂部的掺杂浓度。
[0016]其中，所述P型掺杂部的掺杂浓度为1e14～1e16cm
‑3。
[0017]其中，所述第二N型掺杂部的掺杂浓度为1e14～1e16cm
‑3。
[0018]其中，所述第一N型掺杂部到所述漂移层的距离大于所述第二N型掺杂部到所述阳极的距离。
[0019]其中，所述第一N型掺杂部以及所述第二N型掺杂部均与所述多晶硅部间隔设置。
[0020]其中，所述第一N型掺杂部的长度与所述第二N型掺杂部的长度相等。
[0021]本申请公开一种二极管器件，包括阴极、漂移层、P型掺杂部、多晶硅部、第一N型掺杂部、第二N型掺杂部以及阳极，漂移层设置于阴极上，P型掺杂部设置于漂移层远离阴极的一侧，P型掺杂部具有至少两个间隔设置的沟槽，沟槽还延伸入部分漂移层，多晶硅部填充
于沟槽中，第一N型掺杂部和第二N型掺杂部设置于P型掺杂部中且位于每两相邻的沟槽之间，第一N型掺杂部与第二N型掺杂部接触，阳极设置于P型掺杂部远离阴极的一侧。在本申请中，通过在P型掺杂部中设置有第一N型掺杂部和第二N型掺杂部，因P型掺杂部是因半导体中掺杂P型杂质离子形成，第一N型掺杂部和第二N型掺杂部是由半导体掺杂N型杂质离子形成，以中和掉部分P型掺杂部的掺杂浓度，从而可以降低正向导通时空穴的注入效率，进而可以降低反向恢复峰值电流，减少反向恢复时间。
附图说明
[0022]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0023]图1是本申请提供的二极管器件的结构示意图。
[0024]附图标记：
[0025]10、二极管器件；100、阴极；200、N型半导体衬底；300、漂移层；400、P型掺杂部；410、沟槽；500、多晶硅部；600、第一N型掺杂部；700、第二N型掺杂部；800、氧化部；900、阳极。
具体实施方式
[0026]下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
[0027]本申请公开一种二极管器件，包括阴极、漂移层、P型掺杂部、多晶硅部、第一N型掺杂部、第二N型掺杂部以及阳极，漂移层设置于阴极上，P型掺杂部设置于漂移层远离阴极的一侧，P型掺杂部具有至少两个间隔设置的沟槽，沟槽还延伸入部分漂移层中，多晶硅部填充于沟槽中，第一N型掺杂部和第二N型掺杂部设置于P型掺杂部中且位于每两相邻的沟槽之间，第一N型掺杂部与第二N型掺杂部接触，阳极设置于P型掺杂部远离阴极的一侧。
[0028]在本申请中，通过在P型掺杂部中设置有第一N型掺杂部和第二N型掺杂部，以中和掉部分P型掺杂部中的掺杂浓度，从而可以降低正向导通时空穴的注入效率，使得反向恢复峰值电流Irrm降低，反向恢复时间Ta减少，提高软度。
[0029]请参考图1，图1是本申请提供的二极管器件的结构示意图。本申请提供一种二极管器件10，本申请的二极管器件10为快恢复二极管(Fast Recovery Diode，FRD)，二极管器件10包括阴极100、N型半导体衬底200、漂移层300、P型掺杂部400、氧化部800、多晶硅部500、第一N型掺杂部600、第二N型掺杂部700以及阳极900。
[0030]具体的，N型半导体衬底200、漂移层300以及P型掺杂部400依次层叠设置于阴极100上，P型掺杂部400由半导体掺杂杂质离子形成，杂质离子包括硼和铝等三价元素，P型掺杂部400具有至少两个间隔设置的沟槽410，每一沟槽410的开口均朝向阳极900，每一沟槽410还延伸入部分漂移层300中，每一沟槽410中设置有一氧化部800，多晶硅部500位于氧化
部800中，且多晶硅部500与P型掺杂部400不接触，也即多晶硅部500被氧化部800围绕，第一N型掺杂部600和第二N型掺杂部700设置于P型掺杂部400中且位于每两相邻的沟槽410之间，第一N型掺杂部600与第二N型掺杂部700接触，N型掺杂部是由半导体部掺杂杂质离子形成，杂质离子包括磷和砷等五价元素，阳极900设置于P型掺杂部400远离阴极100的一侧，进一步的，阳极900设置于P型掺杂部400以及氧化部800上。
[0031]在本申请中，当阴极100施加正向偏置，阳极900接地，P型掺杂部400与漂移层300形成的PN结此时为反向偏置状态，而在P型掺杂部400中设置有第一N型掺杂部600和第二N型掺杂部700，可以中和掉部分P型掺杂部400的掺杂浓度，从而可以降低正向导通时空穴的注入效率，从而降低反向恢复峰值电流Irrm，减少反向恢复时间Ta，提高了方向恢复的效率和软度，并且降低电磁干扰。
[0032]在一实施例中，第一N型掺杂部600位于第二N型掺杂部700远离阳极900的一侧，第一N型掺杂部本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种二极管器件，其特征在于，包括：阴极；漂移层，设置于所述阴极上；P型掺杂部，设置于所述漂移层远离所述阴极的一侧，所述P型掺杂部具有至少两个间隔设置的沟槽；多晶硅部，所述多晶硅部填充于所述沟槽中；第一N型掺杂部和第二N型掺杂部，设置于所述P型掺杂部中，且位于每两相邻的所述沟槽之间，所述第一N型掺杂部与所述第二N型掺杂部接触；以及阳极，设置于所述P型掺杂部远离所述阴极的一侧。2.根据权利要求1所述的二极管器件，其特征在于，所述第一N型掺杂部的宽度与所述第二N型掺杂部的宽度相等。3.根据权利要求1所述的二极管器件，其特征在于，所述第一N型掺杂部的宽度小于所述第二N型掺杂部的宽度。4.根据权利要求1所述的二极管器件，其特征在于，自一所述沟槽到相邻的另一所述沟槽的方向上，所述第一N型掺杂部与所述第二N型掺杂部呈...

【专利技术属性】
技术研发人员：李伟聪，伍济，
申请(专利权)人：深圳市威兆半导体股份有限公司，
类型：新型
国别省市：