一种低击穿电压低漏电流的防护芯片及制作方法技术

本发明专利技术涉及一种低击穿电压低漏电流的防护芯片及制作方法，芯片包括：P

【技术实现步骤摘要】
一种低击穿电压低漏电流的防护芯片及制作方法


[0001]本专利技术涉及半导体器件芯片
，特别是涉及一种低击穿电压低漏电流的防护芯片及制作方法。

技术介绍

[0002]随着电路集成度的提高，尤其是集成电路往低功耗，高频率的发展，集成电路、单片机、电源管理芯片等工作电压将越来越低，耐过电压能力将越来越弱，为了保证电路或者芯片工作的可靠性，必将对过电压防护器件的防护电压要求越来越低。
[0003]现有过低压系统过压防护器件一般使用瞬态抑制二级管(TVS：Transient Voltage Suppressor)其通常是在单晶硅上自备PN结通过PN结反向击穿的方式来实现对电路或者其他功能芯片的过电压保护。
[0004]对于传统的PN结制备工艺要实现低的反向击穿电压，通常需要在芯片上做非常浅的PN结，如图1。TVS芯片在外加电压作用下，PN结是整个芯片承受电场最大的区域。由于PN结较浅，PN结处又存在强电场，芯片外部杂质、金属离子、正负电荷等及其容易在强电场作用下形成导电通道或者预先击穿，最终体现在TVS芯片上为电压不良或者漏电流偏高。
[0005]现有技术通常是通过形成PN结前通过多种强酸、强碱在很高洁净登记的车间下进行作业，这样无形中增加了非常多的运营成本，制备率也不是很理想。
[0006]另一种技术就是通过加深PN结来降低表面杂质对TVS芯片的影响，如图2。PN结通常由扩散工艺制备，增加了PN结深度将会降低PN结杂质的分布梯度，最终TVS的击穿电压将升高，对具体应用来说其防护后面的电路或者芯片残压将提高，导致防护能力大大降低。

技术实现思路

[0007]本专利技术的目的是通过增加PN结的结深，保证TVS芯片不受到任何表面杂质的影响，在芯片内部PN结设计预先击穿区域，使其预先击穿后再带动PN便于击穿，从而实现了TVS芯片低的击穿电压和低的漏电流特性。
[0008]为实现上述目的，本专利技术提供了如下方案：
[0009]一种低击穿电压低漏电流的防护芯片，包括：
[0010]P
+
区、N
+
区、金属层和钝化层；
[0011]其中，所述N
+
区与所述P
+
区连接，用于形成PN结；
[0012]所述PN结外部包覆所述钝化层，所述钝化层用于隔绝外界环境；
[0013]所述P
+
区和所述N
+
区表面分别包覆所述金属层，所述金属层用于进行电极连接。
[0014]优选地，形成所述PN结包括：
[0015]在所述N
+
区的硅片上通过高温扩散掺杂出所述P
+
区，经过扩散掺杂后的所述P
+
区和所述N
+
区交界线即为所述PN结。
[0016]优选地，所述PN结尖峰用于调整分布，使电场集中，降低击穿电压。
[0017]优选地，所述金属层包括金属镍、铝、银、金、钛单层或者它们的复合层，所述钝化
层包括二氧化硅、氮化硅、氧化铝、聚酰亚胺、玻璃或能够实现钝化效果的材料。
[0018]为了实现上述目的，本专利技术还提供了一种低击穿电压低漏电流的防护芯片的制作方法，包括：
[0019]将硅片放入扩散炉中，在所述硅片表面形成氧化层；
[0020]将具有所述氧化层的硅片进行光刻，并通过磷扩散或硼扩散形成预击穿区PN结，在所述硅片表面形成扩散层，并进行光刻、蚀刻及钝化；
[0021]通过蒸发或者化学镀的方式在蚀刻好的接触面形成金属层，然后使用划片机对所述硅片进行切割，完成芯片制备。
[0022]优选地，在所述硅片表面形成氧化层，包括：
[0023]将所述硅片放入扩散炉中，通入氧气或者氧气携带水汽，在1100
±
100℃下恒温若干小时，在硅表面反应生成所述氧化层。
[0024]优选地，进行所述光刻、蚀刻包括:
[0025]将形成所述扩散层的硅片进行一次光刻，形成蚀刻路线；
[0026]基于所述蚀刻路线，通过湿法蚀刻的方式，对所述硅片进行反应蚀刻，并使用钝化材料对蚀刻后的硅片进行钝化保护；
[0027]进行二次光刻，通过湿法蚀刻的方式，对接触面钝化材料进行蚀刻。
[0028]优选地，形成所述金属层后包括：
[0029]使用专用测试装置对制备好的芯片进行测试，剔除不合格芯片，然后使用划片机对硅片进行切割，为后续封装单个芯片提供条件。
[0030]优选地，所述制作方法还包括：通过引线引出相关电极，并对芯片进行保护，在经过成品测试后，完成制备。
[0031]本专利技术的有益效果为：
[0032]本专利技术通过PN结两边浓度、PN结形貌、杂质类型等调整了一定反偏电压下PN两端电荷分布，从而导致了局部具体的讲是预先击穿的区域电场强度明显提高，在较深的PN结下，较低的电压即可击穿，实现较深的PN结下较低电压击穿的TVS器件，由于PN结有一定深度，即可降低表面杂质的影响从而降低的漏电流。
附图说明
[0033]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0034]图1为本专利技术中传统PN结示意图；
[0035]图2为本专利技术中加深后PN结示意图；
[0036]图3为本专利技术实施例中低击穿电压低漏电流的防护芯片结构示意图；
[0037]图4为本专利技术实施例中低击穿电压低漏电流的防护芯片结构具体原理图；
[0038]图5为本专利技术实施例中低击穿电压低漏电流的防护芯片的制作方法流程图。
具体实施方式
[0039]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0040]为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。
[0041]本专利具体的实施方案是通过增加PN结的结深，来保证TVS芯片不受到表面杂质的影响，在芯片内部PN结设计一个预先击穿区域，使其预先击穿后在带动PN结便于击穿从而实现了TVS芯片低的击穿电压和低的漏电流特性。
[0042]具体的讲这个预击穿区可以通过调整PN结两边的浓度、PN接的形貌、PN结的杂质类型等方式让其提前击穿从而实现较低的击穿电压和低的漏电流。
[0043]一种低击穿电压低漏电流的防护芯片，如图3，包括：
[0044]P
+
区、N
+
区、金属层和钝化层；...

【技术保护点】

【技术特征摘要】
1.一种低击穿电压低漏电流的防护芯片，其特征在于，包括：P
+
区、N
+
区、金属层和钝化层；其中，所述N
+
区与所述P
+
区连接，用于形成PN结；所述PN结外部包覆所述钝化层，所述钝化层用于隔绝外界环境；所述P
+
区和所述N
+
区表面分别包覆所述金属层，所述金属层用于进行电极连接。2.根据权利要求1所述的低击穿电压低漏电流的防护芯片，其特征在于，形成所述PN结包括：在所述N
+
区的硅片上通过高温扩散掺杂出所述P
+
区，经过扩散掺杂后的所述P
+
区和所述N
+
区交界线即为所述PN结。3.根据权利要求2所述的低击穿电压低漏电流的防护芯片，其特征在于，所述PN结还包括PN结尖峰，所述PN结尖峰用于调整分布，使电场集中，降低击穿电压。4.根据权利要求1所述的低击穿电压低漏电流的防护芯片，其特征在于，所述金属层包括金属镍、铝、银、金、钛单层或者它们的复合层，所述钝化层包括二氧化硅、氮化硅、氧化铝、聚酰亚胺、玻璃或能够实现钝化效果的材料。5.一种低击穿电压低漏电流的防护芯片的制作方法，其特征在于，包括：将硅片放入扩散炉中，在所述硅...

【专利技术属性】
技术研发人员：黄亚发，周章渝，文志军，毛用锐，代天军，徐永驰，
申请(专利权)人：遵义筑芯威半导体技术有限公司，
类型：发明
国别省市：