基于ＢＣＨ码的多位错纠错方法和装置以及存储系统制造方法及图纸

本发明专利技术提供一种基于ＢＣＨ码的多位错纠错方法和装置。该方法包括：对要进行纠错的ＢＣＨ码做如下循环操作：将该ＢＣＨ码的每个码位依次向右移１位，右移后的ＢＣＨ码不足的位用０填补；计算ＢＣＨ码的与该移位相应的伴随值；基于与该移位相应的伴随值，确定在该移位下该ＢＣＨ码中的第一错误数量；在上述第一错误数量不等于０的情况下：计算ＢＣＨ码的与该移位相应的修改的伴随值，其中该修改的伴随值是ＢＣＨ码在该移位下当前最右位变为相反值的情况下的伴随值；基于修改的伴随值，确定在该移位下该ＢＣＨ码中的第二错误数量；以及根据第二错误数量是否比第一错误数量减少１，确定ＢＣＨ码在该移位下当前的最右位是否包含错误。

【技术实现步骤摘要】

本专利技术涉及信息
，具体地，涉及基于BCH码的多位错纠错方法和装置以 及存储系统。
技术介绍
随着半导体技术的发展，人们已经能够在单个芯片上构建数亿个晶体管。这对于 存储器系统来说，允许存储器系统的小型化。但是，同时，这也对存储器系统的可靠性带来 了挑战。在存储器系统的设计中，广泛引入冗余位来确保高级别的可靠性。通常，在存储器 系统中，通过在存储数据时，对数据进行某种方式的编码来添加冗余位。另一方面，在读取 数据时，对数据进行相应方式的解码，并且在解码过程中利用冗余位来进行纠错。传统上，一位错纠错一直以来是存储器系统中的主要技术。在这样的技术中，一次 纠错处理只能够对所处理的数据纠错一位。但是，随着存储器系统的不断小型化以及存储 容量的不断扩大，位错误的出现频率随之增加。例如，对于能够以较低的硅成本存储大量数据的NAND闪存而言，多级单元 (Multi-Level Cell, MLC)技术能够将NAND闪存中每个单元的位存储容量增加到两倍，同 时降低总电路尺寸。但是，与标准的二级单元(Binary-Level Cell,BLC)技术相比较，采用 MLC技术的NAND闪存的可本文档来自技高网...

【技术保护点】
一种基于ＢＣＨ码的多位错纠错方法，包括：对要进行纠错的ＢＣＨ码做如下循环操作：将该ＢＣＨ码的每个码位依次向右移１位，右移后的ＢＣＨ码不足的位用０填补；计算上述ＢＣＨ码的与该移位相应的伴随值；基于上述ＢＣＨ码的与该移位相应的伴随值，确定在该移位下该ＢＣＨ码中的第一错误数量；在上述第一错误数量不等于０的情况下：计算上述ＢＣＨ码的与该移位相应的修改的伴随值，其中上述修改的伴随值是上述ＢＣＨ码在该移位下当前的最右位变为相反值的情况下的伴随值；基于上述ＢＣＨ码的与该移位相应的修改的伴随值，确定在该移位下该ＢＣＨ码中的第二错误数量；以及根据上述第二错误数量是否比上述第一错误数量减少１，确定上述ＢＣＨ码在该...

【技术特征摘要】

【专利技术属性】
技术研发人员：李宇飞，陆泳，杨浩，汪翼，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]