【技术实现步骤摘要】
本专利技术涉及纠错方法
，主要适用于基于并行编码译码的循环汉明码的纠错方法。
技术介绍
CRC是一种高效的纠错码，其循环编码和译码特点使其在通信、自动控制和存储器的可靠性等方面得到了广泛的应用。通常的CRC编码译码是采用串行方式来实现的。这种方案的编码译码所需电路很小，但是编码译码时间却依赖于时钟周期和码字长度，因此在对电路速度要求极高的场合显得极不适用。(39，32)Hsiao码是一种常用的线性分组码，能够纠正一个错误并且检测两个错误的纠错码(SECDED )。通过其相应的生成矩阵和校验矩阵，可以设计出来相应的并行组合译码电路，从而大大缩短了编码译码时间。但是(39，32) Hsiao码需要7个冗余校验位，增加了 SRAM和寄存器外围EDAC电路的面积。
技术实现思路
本专利技术所要解决的技术问题是提供，它不仅提高了输入信号的编码译码速度，而且实现了对输入信号的纠错，且添加的校验位最少。为解决上述技术问题，本专利技术提供了，包括先分析传统的串行CRC编码电路的结构得到所述串行CRC编码电路的六个寄存器中的数据之间的递推关系式；即
【技术保护点】
一种基于并行编码译码的循环汉明码的纠错方法，其特征在于，包括：先分析传统的串行CRC编码电路的结构得到所述串行CRC编码电路的六个寄存器中的数据之间的递推关系式；即其中，s0i+1表示输入第i+1个数据后寄存器s0里面的值，s1i+1表示输入第i+1个数据后寄存器s1里面的值，s2i+1表示输入第i+1个数据后寄存器s2里面的值，s3i+1表示输入第i+1个数据后寄存器s3里面的值，s4i+1表示输入第i+1个数据后寄存器s4里面的值，s5i+1表示输入第i+1个数据后寄存器s5里面的值，s0i表示输入第i个数据后寄存器s0里面的值，s1i表示输入第i个数据后寄存器s1里面的值，s2i表示输入第i个数据后寄存器s2里面的值，s3i表示输入第i个数据后寄存器s3里面的值，s4i表示输入第i个数据后寄存器s4里面的值，s5i表示输入第i个数据后寄存器s5里面的值，ui+1表示输入的第i+1个信息位；再将所述递推关系式展开得到并行编码中校验位和信息位之间的关系表达式；即s532=u31⊕u28⊕u25⊕u24&CirclePl...
【技术特征摘要】
1.一种基于并行编码译码的循环汉明码的纠错方法，其特征在于，包括 先分析传统的串行CRC编码电路的结构得到所述串行CRC编码电路的六个寄存器中的数据之间的递推关系式；即2.如权利要求1所述的基于并行编码译码的循环汉明码的纠错方法，其特征在于，所述再得到并行译码中新的校验位和新的编码字码之间的关系表达式，并进行并行译码，并进行并行译码，包括 先引入矩阵F :3.如权利要求1或2所述的基于并行编码译码的循环汉明码的纠错方法，其特征在于，所述对通过并行译码得到的码字进行纠错包括 先将经所述并行译码得到的码字对应的幂乘以X6，再除以CRC对应的生成多项式ρ(Χ)=1+Χ+Χ6，并根据得到的运算结果判定是否对码字进行纠错； 若所述运算结果不为0，则说明经并行译码得到的码字不能被CRC对应的生成多项式整除，即码字发生了跳变；再将运算结果对应的系数做与门运算，并将所述与门运算的结果与码字做异或运算，实现纠错。4.如权利要求2所述的基于并行编码译码的循环汉明码的纠错方法，其特征在于，所述将递推关系式展开得到并行编码中校验位和信息位之间的关系表达式包括 先设:A=[1，0，0，0，0，0]T，U=[U0，U1，U ，u31]，其中U为信息位码的集合，则5.如权利要求4所述的基于并行编码译码的循环汉明码的纠错方法，其特征在...
【专利技术属性】
技术研发人员：刘鑫，赵发展，韩郑生，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。