超芯片制造技术

描述了超芯片结构和制作超芯片的方法。在示例中，一种集成电路组件包括具有与背侧相对的器件侧的第一集成电路芯片。所述器件侧包括多个晶体管器件以及多个器件侧接触点。所述背侧包括多个背侧接触部。第二集成电路芯片包括具有位于其上的多个器件接触点的器件侧。所述第二集成电路芯片按照器件侧对器件侧配置处于所述第一集成电路芯片上。所述第二集成电路芯片的多个器件接触点中的器件接触点耦合至所述第一集成电路芯片的多个器件接触点中的器件接触点。从平面图的角度来看所述第二集成电路芯片比所述第一集成电路芯片小。电路芯片比所述第一集成电路芯片小。电路芯片比所述第一集成电路芯片小。

【技术实现步骤摘要】
超芯片
[0001]本申请为分案申请，其原申请是2019年5月29日进入中国国家阶段、国际申请日为2017年12月21日的国际专利申请PCT/US2017/068049，该原申请的中国国家申请号是201780073754.1，专利技术名称为“超芯片”。
[0002]相关申请的交叉引用
[0003]本申请要求于2016年12月29日提交的专利技术名称为“HYPERCHIP”的美国临时申请No.62/440,275的权益，由此通过引用的方式将该美国临时申请的全部内容并入本文。


[0004]本公开的实施例涉及集成电路组件的领域，并且具体而言，涉及超芯片结构和制作超芯片的方法的领域。

技术介绍

[0005]现代化封装技术往往寻求管芯到管芯连接的数量的最大化。针对该挑战的传统解决方案被分类为2.5D解决方案，其利用硅内插器和穿硅过孔(TSV)以使用互连来连接管芯，所述互连具有采用最小占用面积的集成电路的典型的密度和速度。结果是越来越复杂的布局和制造技术，这降低了成品率。
附图说明
[0006]图1示出了集成电路组件的实施例的截面侧视图。
[0007]图2示出了根据本公开的实施例的图1的组件的穿过线2
‑
2'的顶侧平面视图。
[0008]图3示出了根据本公开的实施例的充当用于集成电路器件组件的有源内插器的集成电路管芯的截面侧视图，所述内插器处于制造过程中的包括穿过所述管芯的衬底的部分的穿硅过孔(TSV)的形成的点上。
[0009]图4示出了根据本公开的实施例的在其中形成TSV之前的图3的集成电路管芯的部分并且示出了形成于管芯中的用于TSV的过孔开口。
[0010]图5示出了根据本公开的实施例的紧随在过孔开口的钝化之后的图4的结构。
[0011]图6示出了根据本公开的实施例的紧随在导电材料沉积在过孔开口中之后的图5的结构。
[0012]图7示出了根据本公开的实施例的紧随在将导电材料局限于过孔开口之后的图6的结构。
[0013]图8示出了根据本公开的实施例的紧随在从所述结构的顶表面去除电介质材料之后的图7的结构。
[0014]图9示出了根据本公开的实施例的紧随在将附加金属层形成在结构的顶表面上以得到参考图3所描述的结构之后的图8的结构。
[0015]图10示出了根据本公开的实施例的紧随在以面对面配置将两个集成电路管芯与其附接之后的图3的结构。
[0016]图11示出了根据本公开的实施例的紧随在对集成电路管芯的衬底进行减薄以暴露出管芯的背侧上的穿硅过孔之后的图10的结构。
[0017]图12示出了根据本公开的实施例的微凸块图案的实施例，所述微凸块图案例如是适用于集成电路管芯的微凸块或者多个管芯的微凸块的图案。
[0018]图13示出了根据本公开的另一实施例的微凸块图案的另一实施例。
[0019]图14示出了根据本公开的实施例的计算装置。
具体实施方式
[0020]将描述超芯片结构和制作超芯片的方法。在以下描述中，阐述了许多具体细节，例如具体的集成和材料体系，以便提供对本公开的实施例的透彻理解。对本领域的技术人员将显而易见的是可以在没有这些具体细节的情况下实践本公开的实施例。在其它实例中，没有详细描述公知的特征，例如集成电路设计布局，以免不必要地使本公开的实施例难以理解。此外，应当认识到，附图中所示的各种实施例只是例示性的表示，并且未必是按比例绘制的。
[0021]以下具体实施方式本质上只是例证性的，并非旨在限制所述主题的实施例或这种实施例的应用和用途。如本文所用，词语“示例性”是指“用作示例、实例或例示”。本文描述为示例性的任何实施方式不一定要被解释为与其它实施方式相比是优选的或有利的。此外，并不是要受前述
、
技术介绍
、
技术实现思路
或以下具体实施方式中提出的任何明示或暗示的理论的约束。
[0022]本说明书包括对“一个实施例”或“实施例”的提及。短语“在一个实施例中”或“在实施例中”的出现不一定是指同一实施例。特定特征、结构或特性可以以与本公开一致的任何适合方式进行组合。
[0023]术语。以下段落提供存在于本公开(包括所附权利要求)中的术语的定义或语境：
[0024]“包括”。该术语是开放式的。如在所附权利要求中所用，该术语并不排除附加的结构或操作。
[0025]“被配置为”。各种单元或部件可以被描述或主张为“被配置为”执行一项或多项任务。在这种语境中，“被配置为”用于通过指示单元或部件包括在操作期间执行一项或多项那些任务的结构而隐含结构。因此，即使当指定的单元或部件当前不工作(例如，未开启或激活)时，也可以将所述单元或部件说成被配置为执行任务。陈述单元或电路或部件“被配置为”执行一项或多项任务明确地旨在不对该单元或部件援引35U.S.C.
§
112第六段。
[0026]“第一”、“第二”等。如本文所用的，这些术语用作其之后的名词的标记，而并不暗示任何类型的顺序(例如，空间、时间、逻辑等)。
[0027]“耦合
”–
以下描述涉及被“耦合”到一起的元件或节点或特征。如本文所用，除非另外明确指明，否则“耦合”表示一个元件或节点或特征直接或间接结合至另一个元件或节点或特征(或者直接或间接与之通信)，而不一定是机械耦合。
[0028]此外，以下描述中还仅为了参考的目的使用了某些术语，因此这些术语并非旨在进行限制。例如，诸如“上部”、“下部”、“上方”或“下方”等术语是指图中提供参考的方向。诸如“正面”、“背面”、“后面”、“侧面”、“板外”和“板内”等术语描述在一致但任意的参照系内部件的部分的取向或位置或这两者，通过参考描述所讨论部件的文字和相关联的附图可以
清楚地了解所述取向和位置。这种术语可以包括上面具体提及的词语、它们的衍生词语以及类似意义的词语。
[0029]“抑制
”–
如本申请所用，抑制用于描述减小影响或使影响降至最低。当部件或结构被描述为抑制动作、运动或条件时，它可以完全防止结果或后果或未来的状态。另外，“抑制”还可以指减小或降低在其它情况下可能出现的后果、表现或效应。因此，当部件、元件或特征被称为抑制结果或状态时，它不一定完全防止或消除所述结果或状态。
[0030]根据本公开的一个或多个实施例，描述了一种集成电路组件，其包括可以被表征为按照三维堆叠布置连接至一个或多个其它管芯的有源内插器衬底的第一集成电路芯片或管芯。在一个实施例中，第一集成电路管芯或有源内插器管芯利用可操作用于低成本输入/输出(I/O)和模拟电路以及存储器电路(例如，静态随机存取存储器(SRAM))和功率输送的技术。在一个实施例中，一个或多个第二集成电路芯片或管芯利用类似技术，或者在另一实施例中，利用用于实现高性能的缩放技术，以(例如)实施高性能处理内核、密集图形器件、密集调制解调器或其它功能。在多个管芯连接至第一集成电路管芯的情况下，管芯可以是相同或不同的(例如，一个管芯专用于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路组件，包括：第一集成电路芯片，其包括与背侧相对的器件侧，所述器件侧包括晶体管器件和金属层，所述金属层包括最顶部金属层和最底部金属层，所述第一集成电路芯片包括穿硅过孔，所述穿硅过孔从所述背侧延伸至所述最底部金属层与所述最顶部金属层之间的位置处，并且所述第一集成电路芯片具有覆盖区域；以及第二集成电路芯片，其耦合至所述第一集成电路芯片，所述第二集成电路芯片具有面向所述第一集成电路芯片的器件侧，并且所述第二集成电路芯片具有位于所述第一集成电路芯片的所述覆盖区域之内的覆盖区域。2.根据权利要求1所述的集成电路组件，还包括：第一硅管芯，其耦合至所述第一集成电路芯片，所述第一硅管芯与所述第二集成电路芯片横向分隔开；以及第二硅管芯，其耦合至所述第一集成电路芯片，所述第二硅管芯与所述第二集成电路芯片横向分隔开。3.根据权利要求2所述的集成电路组件，其中，所述第一硅管芯是第三集成电路芯片，并且所述第二硅管芯是第四集成电路芯片。4.根据权利要求1所述的集成电路组件，其中，所述第二集成电路芯片电耦合至所述第一集成电路芯片的所述穿硅过孔。5.根据权利要求1所述的集成电路组件，还包括：位于所述第二集成电路芯片上方的散热片。6.根据权利要求1所述的集成电路组件，还包括：封装沉底，其中，所述第一集成电路芯片耦合至所述封装沉底。7.根据权利要求1所述的集成电路组件，还包括：第一硅管芯，其耦合至所述第一集成电路芯片，所述第一硅管芯与所述第二集成电路芯片横向分隔开；第二硅管芯，其耦合至所述第一集成电路芯片，所述第二硅管芯与所述第二集成电路芯片横向分隔开；以及散热片，其位于所述第二集成电路芯片上方、所述第一硅管芯上方以及所述第二硅管芯上方。8.根据权利要求7所述的集成电路组件，还包括：封装衬底，其中，所述第一集成电路芯片耦合至所述封装衬底。9.一种集成电路组件，包括：第一集成电路芯片，包括：体硅衬底；所述体硅衬底上的晶体管器件；所述晶体管器件上的第一组互连层级；所述第一组互连层级上的第二组互连层级；以及穿硅过孔，其位于所述体硅衬底中，并且位于所述第一组互连层级中但不在所述第二互连层级中，其中，所述第二组互连层级覆盖所述穿硅过孔；以及第二集成电路芯片，其安装在所述第一集成电路芯片上，所述第二集成电路芯片具有
小于所述第一集成电路芯片的面积且位于所述第一集成电路芯片的面积之内的面积，并且所述第二集成...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：