【技术实现步骤摘要】
集成电路装置
[0001]相关申请的交叉引用
[0002]本申请基于并要求2021年9月10日提交于韩国知识产权局的韩国专利申请No.10
‑
2021
‑
0121170的优先权，该韩国专利申请的公开内容整体以引用方式并入本文。
[0003]本专利技术构思涉及集成电路装置，更具体地，涉及具有埋置沟道晶体管的集成电路装置。
技术介绍
[0004]随着集成电路装置缩小，用于实现集成电路装置的各个精细电路图案的尺寸变得越来越小。另外，对包括物联网(IoT)、人工智能(AI)存储装置等的各种应用中使用的能够以低功率驱动的集成电路装置的需求不断增加。
技术实现思路
[0005]本专利技术构思提供了能够降低功耗的集成电路装置。
[0006]根据本专利技术构思的一方面，一种集成电路装置包括：基板，其包括字线沟槽以及与字线沟槽的内壁的第一侧壁部分相邻的第一凹陷；字线沟槽的内壁上的沟道区，该沟道区在平行于基板的上表面的第一方向上延伸，该沟道区包括第一沟道区和第二沟道区，...
【技术保护点】
【技术特征摘要】
1.一种集成电路装置，包括：基板，其包括字线沟槽以及与所述字线沟槽的内壁的第一侧壁部分相邻的第一凹陷；所述字线沟槽的内壁上的沟道区，所述沟道区在平行于所述基板的上表面的第一方向上延伸，所述沟道区包括第一沟道区和第二沟道区，所述第一沟道区在所述基板的与所述字线沟槽的内壁相邻的部分中，所述第二沟道区在所述字线沟槽的内壁上并且包括第一导电类型的二维材料；栅极绝缘层，其在所述第二沟道区上；字线，其在所述栅极绝缘层上并且在所述字线沟槽内部；以及源极区，其在所述第一凹陷中并且包括所述第一导电类型的二维材料。2.根据权利要求1所述的集成电路装置，其中，所述二维材料包括狄拉克源材料。3.根据权利要求1所述的集成电路装置，其中，所述二维材料包括Pmmn硼、石墨烯、S
‑
石墨烯、α
‑
石墨炔、6,6,12
‑
石墨炔、14,14,18
‑
石墨炔、方形碳、硅烯、锗烯、Cu上CO(111)、(VO2)3/(TiO2)5、方形八边形(so)
‑
MoS2和Pb2(C6H4)3当中的至少一种。4.根据权利要求1所述的集成电路装置，其中，所述第二沟道区适形地位于所述字线沟槽的内壁上、与所述源极区接触、并且包括单层的所述二维材料。5.根据权利要求1所述的集成电路装置，其中所述第一沟道区在平行于所述基板的上表面并垂直于所述第一方向的第二方向上具有第一厚度，并且所述第二沟道区在所述第二方向上具有小于所述第一厚度的第二厚度，所述第一厚度在1nm至20nm的范围内，并且所述第二厚度在至的范围内。6.根据权利要求1所述的集成电路装置，还包括：位线，其位于所述源极区上并且在平行于所述基板的上表面并垂直于所述第一方向的第二方向上延伸；以及漏极区，其在所述基板中的第二凹陷中，所述第二凹陷与所述字线沟槽的内壁的第二侧壁部分相邻，所述第二侧壁部分与所述第一侧壁部分相对。7.根据权利要求6所述的集成电路装置，其中所述第二沟道区在所述字线沟槽的内壁上从所述第一侧壁部分延伸到所述第二侧壁部分，所述第二侧壁部分上的第二沟道区的顶部处于比所述漏极区的底部高的水平高度处，并且所述第二沟道区与所述漏极区接触。8.根据权利要求6所述的集成电路装置，其中所述第二沟道区在所述字线沟槽的内壁上从所述第一侧壁部分延伸到所述第二侧壁部分，所述第二侧壁部分上的第二沟道区的顶部处于比所述漏极区的底部低的水平高度处，并且所述第二沟道区不与所述漏极区接触。
9.根据权利要求6所述的集成电路装置，其中所述第一沟道区包括第二导电类型的硅，并且所述漏极区包括所述第一导电类型的硅。10.根据权利要求6所述的集成电路装置，其中，所述漏极区包括所述第一导电类型的所述二维材料。11.一种集成电路装置，包括：基板，其包括字线沟槽以及与所述字线沟槽的内壁的第一侧壁部分相邻的第一凹陷；沟道区，其位于所述字线沟槽的内壁上并且在平行于所述基板的上表面的第一方向上延伸，所述沟道区包括第一导电类型的二维材料；栅极绝缘层，其在所述沟道区上；字线，其在所述栅极绝缘层上并且在所述字线沟槽内部；以及源极区，其在所述第一凹陷中、...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。