半导体器件和电子设备制造技术

半导体器件例如包括与衬底电弧导通的一个或多个第一子触头。至少一个第一子触头形成在衬底上的元件放置区域中并且具有比衬底低的阻抗。至少一个第一子触头可以与形成在元件放置区域上的电路元件相邻。在第一导电类型的衬底上，形成第二导电类型的外延层，并且第一子触头可以包括具有比衬底低的阻抗的第一布线以及穿过外延层并且与第一布线和衬底导电的第一导电类型的半导体区域。的第一导电类型的半导体区域。的第一导电类型的半导体区域。

【技术实现步骤摘要】
【国外来华专利技术】半导体器件和电子设备


[0001]本文公开的专利技术涉及半导体器件和使用该半导体器件的电子设备。

技术介绍

[0002]近年来，对包含在各种应用(不仅包括家用电器，而且还包括工业和车内设备)中的半导体器件的噪声特性的改进需求不断增加。
[0003]在下面标识的专利文献1中公开了与刚刚提到的内容相关的传统技术的例子。
[0004]引用列表
[0005]专利文献
[0006]专利文献1：日本特开2013
‑
33917号公报

技术实现思路

[0007]技术问题
[0008]然而，传统的半导体器件在它们的噪声特性方面(特别地，它们的电磁敏感性)仍有改进的余地。
[0009]鉴于由本专利技术的专利技术人发现的上述问题，本文公开的本专利技术的目的是提供一种具有优异的噪声特性的半导体器件和一种使用该半导体器件的电子设备。
[0010]问题的解决方案
[0011]例如，本文公开的半导体器件包括与衬底电导通的一个或多个第一子触头，其中至少一个第一子触头形成在衬底上的元件布置区域中，并且被配置为具有比衬底低的阻抗。
[0012]通过下面对本专利技术的实施方式及与其相关的附图的描述，其他特性、元件、步骤、优点和特征将显现出来。
[0013]专利技术的有益效果
[0014]根据本文公开的专利技术，可以提供一种具有优异的噪声特性的半导体器件和一种使用该半导体器件的电子设备。
附图说明
[0015]图1是示出根据比较例的半导体器件的图。
[0016]图2是示出根据第一实施方式的半导体器件的图。
[0017]图3是用于说明通过阻抗调节改进噪声特性的基本概念的图。
[0018]图4是示出如何在运算放大器内使用电阻器形成低通滤波器的图。
[0019]图5是示出根据第二实施方式的半导体器件的图。
[0020]图6是示出运算放大器的配置示例的图。
[0021]图7是示出根据第三实施方式的半导体器件的图。
[0022]图8是示出封装的示例的图。
[0023]图9是示出了线布局的示例的图。
[0024]图10是沿着图9的线α
‑
β截取的示意性竖直截面图。
[0025]图11是示出根据第四实施方式的半导体器件的图。
[0026]图12是示出在无线电发射测试中使用的测量电路的图。
[0027]图13是示出了无线电发射测试的结果的示例的图。
[0028]图14是车辆的外部视图。
具体实施方式
[0029]＜半导体器件(比较例)＞
[0030]首先，在描述根据新实施方式的半导体器件之前，将给出与新实施方式比较的比较例的简要描述。
[0031]图1是示出根据比较例的半导体器件的图(其中上部是平面图，下部是竖直截面图)。在根据本比较例的半导体器件100中，在p型衬底101的表面上形成有与p型衬底101具有相同晶面的n型外延层102。在p型衬底101上的元件布置区域A中，存在多个电路元件(在该图中，仅示出了npn型双极晶体管110和pnp型双极晶体管120)，并且这些电路元件通过p型元件隔离部分103彼此电隔离。在n型外延层102的表面上，设置有绝缘层104和104x。特别地，覆盖电路元件的开口部分的绝缘层104x(开口部分是导电构件可以形成用于电路元件与布线层之间的电导通的区域)比覆盖除开口部分外的部分的绝缘层104薄。
[0032]晶体管110由n型半导体区域111、N型半导体区域112、p型半导体区域113、n型半导体区域114、p型半导体区域115和导电构件116形成。
[0033]n型半导体区域111嵌入在p型衬底101与n型外延层102之间的边界表面处。注意，在p型衬底101与n型半导体区域111之间存在寄生电容器Cp。
[0034]n型半导体区域112沿着n型半导体区域111的外周边缘围绕n型外延层102的一部分形成。注意，n型半导体区域111和112(以及与这些区域电导通的n型外延层102)对应于晶体管110的集电极(C)。为了与布线层电导通，n型半导体区域112在其表面的至少一部分处被暴露而不被绝缘层104或104x覆盖。
[0035]p型半导体区域113形成在n型外延层102的表面的被n型半导体区域111和112围绕的部分处。
[0036]n型半导体区域114形成在p型半导体区域113的表面处。n型半导体区域114对应于晶体管110的发射极(E)，并且为了与布线层电导通，其表面的至少一部分被暴露而不被绝缘层104或104x覆盖。
[0037]p型半导体区域115形成在p型半导体区域113的表面处。p型半导体区域113和115对应于晶体管110的基极(B)，并且为了与布线层电导通，p型半导体区域115的表面的至少一部分被暴露而不被绝缘层104或104x覆盖。
[0038]导电构件116在线L11与n型半导体区域112(集电极(C))之间建立电导通。为了便于说明，图1省略了与n型半导体区域114(发射极(E))和p型半导体区域115(基极(B))连接的导电部件和线的图示。
[0039]另一方面，晶体管120由n型半导体区域121、n型半导体区域122、p型半导体区域123、p型半导体区域124、p型半导体区域125和导电构件126形成。
[0040]n型半导体区域121嵌入在p型衬底101与n型外延层102之间的边界表面处。注意，在p型衬底101与n型半导体区域121之间存在寄生电容器Cp。
[0041]n型半导体区域122沿着n型半导体区域121的外周边缘围绕n型外延层102的一部分形成。n型半导体区域121和122(以及与这些区域电导通的n型外延层102)对应于晶体管120的基极(B)，并且为了与布线层电导通，n型半导体区域122的表面的至少一部分被暴露而不被绝缘层104或104x覆盖。
[0042]p型半导体区域123在n型外延层102的表面的被n型半导体区域121和122围绕的部分处在平面图中形成为环形形状。
[0043]p型半导体区域124形成在p型半导体区域123的表面上。p型半导体区域123和124对应于晶体管120的集电极(C)，并且为了与布线层电导通，p型半导体区域124的表面的至少一部分被暴露而不被绝缘层104或104x覆盖。
[0044]p型半导体区域125在n型外延层102的表面的被n型半导体区域121和122围绕的部分处形成在被p型半导体区域124围绕的位置处。p型半导体区域125对应于晶体管120的发射极(E)，并且为了与布线层电导通，其表面的至少一部分被暴露而不被绝缘层104或104x覆盖。
[0045]导电构件126在线L12与n型半导体区域122(基极(B))之间建立电导通。为了便于说明，图1省略了与p型半导体区域124(集电极(C))和p型半导体区域125(发射极(E))连接的导电构本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，其包括：与衬底电导通的一个或多个第一子触头；其中：所述一个或多个第一子触头中的至少一个第一子触头形成在所述衬底上的元件布置区域中，并且具有比所述衬底低的阻抗。2.根据权利要求1所述的半导体器件，其中：所述一个或多个第一子触头中的至少一个第一子触头与形成在所述元件布置区域中的电路元件相邻。3.根据权利要求1或2所述的半导体器件，其中：在第一导电类型的所述衬底上，形成第二导电类型的外延层，并且所述一个或多个第一子触头包括：第一线，所述第一线具有比所述衬底低的阻抗；以及所述第一导电类型的半导体区域，所述半导体区域贯穿所述外延层以使所述第一线和所述衬底彼此电导通。4.根据权利要求3所述的半导体器件，其中：在多个所述第一线之间布设有第二线。5.根据权利要求3或4所述的半导体器件，其中：与特定电路元件相邻的所述第一线的宽度比不与所述特定电路元件相邻的第一线的宽度宽。6.根据权利要求5所述的半导体器件，其中：所述特定电路元件是形成差分输入级的晶体管。7.根据权利要求1至6中任一项所述的半导体器件，其中：所述一个或多个第一子触头中的至少一个第一子触头与接地焊盘电导通。8.根据权利要求1至7中任一项所述的半导体器件，其中：所述一个或多个第一子触头各自具有大于或等于形成在所述元件布置区域中的电路元件的最小宽度的宽度。9.根据权利要求1至8中任一项所述的半导体器件，其还包括形成为围绕所述元件布置区域的第二子触头。10.根据权利要求1至9中任一项所述的半导体器件，其中：覆盖形成在所述元件布置区域中的电路元件的开口部分的绝缘层比覆盖其他部分的绝缘层薄。
11.根据权利要求1至10中任一项所述的半导体器件，其中：所述一个或多个第一子触头至少被设置在以下位置中的一个位置处：运算放...

【专利技术属性】
技术研发人员：高际修平，古谷博司，清家健，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：