半导体装置制造方法及图纸

技术编号:3769130 阅读:146 留言:0更新日期:2012-04-11 18:40
本发明专利技术提供即便从半导体封装件的密封树脂对半导体芯片施加了应力,特性值的偏移也少的半导体装置。本发明专利技术的半导体装置通过组合形成了对半导体芯片的一边呈垂直方向的沟道的MOS晶体管和形成水平方向的沟道的MOS晶体管,来抵消应力引起的特性值变动,减少特性值的偏移。

【技术实现步骤摘要】

本专利技术涉及高精度的半导体装置及其制造方法。
技术介绍
近年,对于电压检测器(VD)、稳压器(VR)、锂电池保护IC 等电源IC的要求越来越高。为了实现高精度,通常采用以下方法, 即,对于晶片制造工序(前工序)阶段发生的制造偏差,通过在晶片 测试工序(后工序)中利用诸如激光对多晶硅制的熔丝进行修整,来 使特性值一致,从而实现高精度等方法。但是,即便这样高精度制作的芯片,如果封装(packaging)工序 或对印刷村底的安装工序中发生特性变化,就根据场合而发生不满足 制品规格情形。引起封装工序或衬底安装工序中的特性变化的因素, 可列举热应力造成的元件特性变化。即,经过这些工序而应力施加到 半导体芯片,或者因加热而应力的施加方式改变,从而使多晶硅电阻 的电阻值或晶体管的阈值电压等发生变化。为了防止这种变化,公开了诸如在安装到印刷衬底后能够调整半 导体制品的特性的专利技术(例如,参照专利文献1:日本特开2000-124343号公报)。但是,所引用的专利技术的工序复杂,认为要实现该发 明,成本上会难以接受,因此希望更简单且成本上相称的特性值稳定 化方法。本专利技术要解决的问题如下。若封本文档来自技高网...

【技术保护点】
一种半导体装置,由半导体衬底和成对的MOS晶体管构成,该成对的MOS晶体管具有在所述半导体衬底上由相互正交地配置的多个沟道方向的沟道区域,夹着所述沟道相对的多个源极区域和多个漏极区域分别相互连接而作为一个晶体管工作。

【技术特征摘要】
...

【专利技术属性】
技术研发人员:上村启介小山内润
申请(专利权)人:精工电子有限公司
类型:发明
国别省市:JP[日本]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利