切割芯片接合薄膜制造技术

本发明专利技术提供一种切割芯片接合薄膜，其具备：具有热基材层和重叠于该基材层的粘合剂层的切割带、以及重叠于该切割带的前述粘合剂层的芯片接合片，前述芯片接合片包含导电性金属颗粒，前述芯片接合片和前述粘合剂层均分别含有含极性基团的化合物，前述含极性基团的化合物为在分子中含有1个以上羟基或多个醚键的至少一者的化合物，前述芯片接合片与前述粘合剂层之间的剥离力大于0.05N/50mm。层之间的剥离力大于0.05N/50mm。层之间的剥离力大于0.05N/50mm。

【技术实现步骤摘要】
切割芯片接合薄膜


[0001]本专利技术涉及例如在制造半导体装置时使用的切割芯片接合薄膜。

技术介绍

[0002]以往，已知在半导体装置的制造中使用的切割芯片接合薄膜。这种切割芯片接合薄膜例如具备切割带、以及层叠于该切割带且要粘接于晶圆的芯片接合片。切割带具有基材层和与芯片接合片接触的粘合剂层。这种切割芯片接合薄膜在半导体装置的制造中例如如下所述地使用。
[0003]制造半导体装置的方法通常具备：利用高集成的电子电路在晶圆的单面侧形成电路面的前工序；以及，从形成有电路面的晶圆切出芯片并进行组装的后工序。例如，制造包含在较大的电力下使用的功率半导体元件的半导体装置时，在后工序中，可以实施如以下所述的各工序。
[0004]后工序例如具有如下工序：将形成有电路面的晶圆(半导体晶圆)的与电路面相反一侧的面粘贴到重叠于切割带的芯片接合片的粘合剂层上，将晶圆固定的安装工序；利用切割锯等将半导体晶圆和芯片接合片一同切断而进行小片化的切割工序；扩大使半导体晶圆小片化而成的芯片彼此的间隔的扩展工序；将粘贴于切割带的粘合剂层的小片化芯片接合片与芯片一同从粘合剂层剥离的拾取工序；将粘贴有芯片接合片的状态的芯片(Die)借助芯片接合片而粘接于被粘物的芯片接合工序；对粘接于被粘物的芯片接合片进行热固化处理的固化工序。包含功率半导体元件的半导体装置例如经过这些工序而制造。
[0005]关于在如上所述的半导体装置的制造方法中使用的切割芯片接合薄膜，例如已知有具备包含热固性树脂、挥发成分和导电性颗粒的芯片接合片的切割芯片接合薄膜(例如专利文献1)。
[0006]详细而言，在专利文献1记载的切割芯片接合薄膜中，对于芯片接合片，在200mL/分钟的氮气气流下以10℃/分钟的升温条件从室温升温至100℃并在100℃下保持30分钟时的失重率W1为0.5质量％以下，在200mL/分钟的氮气气流下以10℃/分钟的升温条件从100℃升温至200℃并在200℃下保持30分钟时的失重率W2为2质量％以上。
[0007]根据专利文献1记载的切割芯片接合薄膜的芯片接合片，能够在热固化处理后具有较高的放热性。
[0008]现有技术文献
[0009]专利文献
[0010]专利文献1：日本特开2021
‑
077765号公报

技术实现思路

[0011]专利技术要解决的问题
[0012]另外，例如在上述的切割工序中，由于在利用切割刃等将半导体晶圆小片化时的力，有时经小片化的芯片接合片会无意地从粘合剂层剥离。这种现象也称为芯片脱落现象。
有切割芯片接合薄膜在未使用的状态下保管的时间越长则越容易产生芯片脱落现象的倾向。其原因可认为是由于切割带的粘合剂层与芯片接合片之间的剥离力随着时间的经过而降低。
[0013]为了防止这种芯片脱落现象，考虑设计一种切割芯片接合薄膜，使得其切割带的粘合剂层与芯片接合片之间的剥离力的经时降低被抑制，且即使上述剥离力经时地降低，时间经过后的上述剥离力也较高。
[0014]然而，对于切割带的粘合剂层与芯片接合片之间的剥离力的经时降低被抑制、且时间经过后的上述剥离力较高的切割芯片接合薄膜，尚不能说进行了充分研究。
[0015]因此，本专利技术的课题在于，提供一种切割芯片接合薄膜，其切割带的粘合剂层与芯片接合片之间的剥离力的经时降低被抑制、且时间经过后的上述剥离力较高。
[0016]用于解决问题的方案
[0017]为了解决上述课题，本专利技术的切割芯片接合薄膜的特征在于，其具备：具有基材层和重叠于该基材层的粘合剂层的切割带；以及，重叠于该切割带的前述粘合剂层的芯片接合片，
[0018]前述芯片接合片包含导电性金属颗粒，
[0019]前述芯片接合片和前述粘合剂层均分别含有含极性基团的化合物，
[0020]前述含极性基团的化合物为在分子中含有1个以上羟基或多个醚键的至少一者的化合物，
[0021]前述芯片接合片与前述粘合剂层之间的剥离力大于0.05N/50mm。
附图说明
[0022]图1为将本实施方式的切割芯片接合薄膜沿厚度方向切断的截面示意图。
[0023]图2为示意性示出半导体装置的制造方法中的安装工序的情况的截面图。
[0024]图3为示意性示出半导体装置的制造方法中的切割工序的情况的截面图。
[0025]图4为示意性示出半导体装置的制造方法中的扩展工序的情况的截面图。
[0026]图5为示意性示出半导体装置的制造方法中的拾取工序的情况的截面图。
[0027]图6为示意性示出半导体装置的制造方法中的芯片接合工序的情况的截面图。
[0028]图7为示出芯片接合片与粘合剂层之间的经时的剥离力变化的图表。
[0029]图8为以相对值的形式示出芯片接合片与粘合剂层之间的经时的剥离力的变化的图表。
[0030]附图标记说明
[0031]1：切割芯片接合薄膜、
[0032]10：芯片接合片、
[0033]20：切割带、
[0034]21：基材层、
[0035]22：粘合剂层。
具体实施方式
[0036]以下针对本专利技术的切割芯片接合薄膜的一个实施方式一边参照附图一边进行说
明。
[0037]本实施方式的切割芯片接合薄膜1具备上述芯片接合片10、以及贴合于该芯片接合片10的切割带20。
[0038]本实施方式的切割芯片接合薄膜1如图1所示，具备切割带20、以及层叠于该切割带20的粘合剂层22且要粘接于半导体晶圆的芯片接合片10。芯片接合片10在半导体装置的制造中粘接于电路基板或半导体芯片等被粘物。
[0039]需要说明的是，附图中的图为示意图，不一定与实物中的纵横长度比相同。
[0040]<切割芯片接合薄膜的芯片接合片>
[0041]本实施方式中，芯片接合片10至少包含导电性金属颗粒和含极性基团的化合物。另外，芯片接合片10包含热固性树脂。芯片接合片10可以包含环氧树脂作为热固性树脂。进而，芯片接合片10可以包含丙烯酸系树脂。
[0042]芯片接合片10的厚度可以为1μm以上、可以为10μm以上、也可以为20μm以上。另外，芯片接合片10的厚度可以为150μm以下、可以为100μm以下、也可以为80μm以下。通过使芯片接合片10的厚度更薄，能够使芯片接合片10的热导性更良好。需要说明的是，芯片接合片10为层叠体时，上述厚度为层叠体的总厚度。
[0043]芯片接合片10例如可以如图1所示地具有单层结构。本说明书中，单层是指仅具有由相同组合物形成的层。层叠有多层由相同组合物形成的层的方式也为单层。
[0044]另一方面，芯片接合片10也可以具有层叠有例如由2种以上不同的组合物分别形成的层的多层结构。芯片接合片10具有多层结构时，构成芯片接合片10的至少1层至少包含导电性金属颗粒和含极性基团的化合物即可。
...

【技术保护点】

【技术特征摘要】
1.一种切割芯片接合薄膜，其具备：具有基材层和重叠于该基材层的粘合剂层的切割带；以及重叠于该切割带的所述粘合剂层的芯片接合片，所述芯片接合片包含导电性金属颗粒，所述芯片接合片和所述粘合剂层均分别含有含极性基团的化合物，所述含极性基团的化合物为在分子中含有1个以上羟基或多个醚键的至少一者的化合物，所述芯片接合片与所述粘合剂层之间的剥离力大于0.05N/50mm。2.根据权利要求1所述的切割芯片接合薄膜，其中，所述粘合剂层包含在分子中至少含有(甲基)丙烯酸烷基酯的结构单元的丙烯酸系聚合物，所述丙烯酸系聚合物的结构单元中，烷基部分的碳数为8以上的所述(甲基)丙烯酸烷基酯的结构单元的比率在分子中最高。3.根据权利要求1或2所述的切割芯片接合薄膜，其中，所述粘合剂层含有通过固化处理而发生固化反应的成分，所述固化处理后的所述粘合剂层的凝胶率为70％以上。4.根据权利要求1或2所述的切割芯片接合薄膜，其中，将所述剥离力设为X、将自测定该X的剥离力起经过7天后的经时后剥离力设为Y时，Y/X大于0.5且小于1.5。5.根据权利要求1或2所述的切...

【专利技术属性】
技术研发人员：三田亮太，佐藤麻由，
申请(专利权)人：日东电工株式会社，
类型：发明
国别省市：