嵌入式芯片基板及其制作方法技术

技术编号:37663969 阅读:33 留言:0更新日期:2023-05-26 04:21
本申请提出一种嵌入式芯片基板及其制作方法,所述方法包括提供一可剥离基板,可剥离基板包括基材层及离型膜,离型膜设置于基材层上;在离型膜上制作第一线路图案,其中,第一线路图案包括焊盘;于离型膜背离基材层一侧覆盖感光型干膜;曝光显影感光型干膜以于焊盘周围形成腔体;设置芯片于腔体内的焊盘上;于第一线路图案上压合第一介质层;移除离型膜,以得到中间体;于中间体靠近第一线路图案一侧的表面增加第二介质层;于第二介质层上开设若干第一开孔;及制作第一导电柱及第三线路图案,以得到嵌入式芯片基板,其中,第三线路图案设置于第二介质层上,第一导电柱设置于第一开孔内,第一导电柱的一端连接焊盘,另一端连接第三线路图案。三线路图案。三线路图案。

【技术实现步骤摘要】
嵌入式芯片基板及其制作方法


[0001]本申请涉及电路板制作领域,尤其涉及一种嵌入式芯片基板及其制作方法。

技术介绍

[0002]现有的嵌入式芯片基板的制作,在放置芯片过程中存在一定位置偏差,在对基板进行压合处理过程中芯片也会发生一定偏移。因此在进行激光钻孔时,可能会打偏,进而误伤到芯片,造成功能性影响。

技术实现思路

[0003]有鉴于此,有必要提供一种嵌入式芯片基板及其制作方法,能够避免激光钻孔时打偏,保证功能不受影响。
[0004]一种嵌入式芯片基板的制作方法,包括:提供一可剥离基板,所述可剥离基板包括基材层及离型膜,所述离型膜设置于所述基材层上;于所述离型膜上制作第一线路图案,其中,所述第一线路图案包括焊盘;于所述离型膜背离所述基材层的一侧覆盖感光型干膜;曝光显影所述感光型干膜以于所述焊盘周围形成腔体;设置芯片于所述腔体内的所述焊盘上;于所述第一线路图案上压合第一介质层;移除所述离型膜,以得到中间体;于所述中间体靠近所述第一线路图案一侧的表面增加第二介质层;于所述第二介质层上开设若干第一开孔;及制作第一导电柱及第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种嵌入式芯片基板的制作方法,其特征在于,包括:提供一可剥离基板,所述可剥离基板包括基材层及离型膜,所述离型膜设置于所述基材层上;于所述离型膜上制作第一线路图案,其中,所述第一线路图案包括焊盘;于所述离型膜背离所述基材层的一侧覆盖感光型干膜;曝光显影所述感光型干膜以于所述焊盘周围形成腔体;设置芯片于所述腔体内的所述焊盘上;于所述第一线路图案上压合第一介质层;移除所述离型膜,以得到中间体;于所述中间体靠近所述第一线路图案一侧的表面增加第二介质层;于所述第二介质层上开设若干第一开孔;及制作第一导电柱及第三线路图案,以得到所述嵌入式芯片基板,其中,所述第三线路图案设置于所述第二介质层上,所述第一导电柱设置于所述第一开孔内,所述第一导电柱的一端连接所述焊盘,另一端连接所述第三线路图案。2.如权利要求1所述的嵌入式芯片基板的制作方法,其特征在于,所述于所述离型膜上制作第一线路图案的步骤包括:放置第一铜箔层于所述离型膜上;及将所述第一铜箔层制作成第一线路图案。3.如权利要求1所述的嵌入式芯片基板的制作方法,其特征在于,所述方法还包括:于所述第一介质层上压合第二铜箔层;及将所述第二铜箔层制作成第二线路图案。4.如权利要求3所述的嵌入式芯片基板的制作方法,其特征在于,所述方法还包括:于所述第一介质层靠近所述第二线路图案一侧的表面增加所述第二介质层。5.如权利要求4所述的嵌入式芯片基板的制作方法,其特征在于,所述于所述第二介质层上开设若干第一开孔的步骤包括:于靠近所述第一线路图案的所述第二介质层内贯穿开设所述第一开孔;所述方法还包括:于靠近所述第二线路图案的所述第二介质层内贯穿开设第二开孔;及制作第二导...

【专利技术属性】
技术研发人员:刘金鹏
申请(专利权)人:礼鼎半导体科技深圳有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1