页缓冲器电路以及包括该页缓冲器电路的存储器件制造技术

提供了页缓冲器电路以及包括该页缓冲器电路的存储器件。一种非易失性存储器件包括：存储单元；位线，所述位线连接到所述存储单元；第一交叉耦合反相器，所述第一交叉耦合反相器用于存储通过连接到所述位线的读出节点从所述存储单元读出的数据；第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管分别连接到所述第一交叉耦合反相器的相应端并且分别将接地电压传输到所述第一交叉耦合反相器的所述相应端；以及控制电路，所述控制电路用于在初始化时段和预充电时段中的至少一者内操作所述第一晶体管和所述第二晶体管至少一次，在所述初始化时段中所述读出节点被放电，在所述预充电时段中所述位线被预充电。述预充电时段中所述位线被预充电。述预充电时段中所述位线被预充电。

【技术实现步骤摘要】
页缓冲器电路以及包括该页缓冲器电路的存储器件
[0001]相关申请的交叉引用
[0002]本申请要求于2021年11月17日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0158734的优先权和权益以及于2022年6月3日在韩国知识产权局提交的韩国专利申请No.10
‑
2022
‑
0068256的优先权和权益，这些韩国专利申请的全部内容通过引用并入本文。


[0003]本公开涉及一种页缓冲器电路以及一种包括该页缓冲器电路的存储器件。

技术介绍

[0004]半导体存储器件可以被分类成易失性半导体存储器件和非易失性半导体存储器件。易失性半导体存储器件具有快的读取和写入速率，但是存储的内容在电源被停止时消失。相反，非易失性半导体存储器件在电源被停止时保存内容。因此，使用非易失性半导体存储器件来存储不管是否供应电力都要被存储的内容。
[0005]最近，由于信息通信装置具有多个功能，要求易失性存储器件和非易失性存储器件具有大容量、更高集成度和低功耗本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性存储器件，所述非易失性存储器件包括：存储单元；位线，所述位线连接到所述存储单元；第一交叉耦合反相器，所述第一交叉耦合反相器用于存储通过连接到所述位线的读出节点从所述存储单元读出的数据；第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管分别连接到所述第一交叉耦合反相器的相应端并且分别将接地电压传输到所述第一交叉耦合反相器的所述相应端；以及控制电路，所述控制电路用于在初始化时段和预充电时段中的至少一者内操作所述第一晶体管和所述第二晶体管至少一次，在所述初始化时段中所述读出节点被放电，在所述预充电时段中所述位线被预充电。2.根据权利要求1所述的非易失性存储器件，所述非易失性存储器件还包括第三晶体管，所述第三晶体管连接在所述第一晶体管、所述第二晶体管和接地电源之间。3.根据权利要求2所述的非易失性存储器件，其中：所述第三晶体管在所述初始化时段内导通，并且所述初始化时段包括第一时段和在所述第一时段之后的第二时段，在所述第一时段中所述第一晶体管导通，在所述第二时段中所述第二晶体管导通。4.根据权利要求2所述的非易失性存储器件，其中：所述初始化时段包括其中所述第三晶体管导通的第一时段，所述预充电时段包括其中所述第三晶体管导通的第二时段，所述第一时段包括其中所述第一晶体管导通的时段，并且所述第二时段包括其中所述第二晶体管导通的时段。5.根据权利要求2所述的非易失性存储器件，所述非易失性存储器件还包括：第二交叉耦合反相器，所述第二交叉耦合反相器用于通过所述读出节点读出存储在所述存储单元中的数据；以及第四晶体管，所述第四晶体管连接在所述第三晶体管与所述第二交叉耦合反相器的第一端之间并且将接地电压传输到所述第二交叉耦合反相器的所述第一端；以及第五晶体管，所述第五晶体管连接在所述第三晶体管与所述第二交叉耦合反相器的第二端之间并且将所述接地电压传输到所述第二交叉耦合反相器的所述第二端。6.根据权利要求5所述的非易失性存储器件，其中：所述第三晶体管在所述初始化时段中导通，并且所述初始化时段包括第一时段和在所述第一时段之后的第二时段，在所述第一时段中所述第一晶体管和所述第四晶体管导通，在所述第二时段中所述第二晶体管和所述第五晶体管导通。7.根据权利要求6所述的非易失性存储器件，其中：所述初始化时段包括其中所述第三晶体管导通的第一时段，所述预充电时段包括其中所述第三晶体管导通的第二时段，所述第一时段包括其中所述第一晶体管和所述第四晶体管导通的时段，并且所述第二时段包括其中所述第二晶体管和所述第四晶体管导通的时段。
8.根据权利要求6所述的非易失性存储器件，其中：所述初始化时段包括其中所述第三晶体管导通的第一时段，所述预充电时段包括其中所述第三晶体管导通的第二时段，所述第一时段包括第三时段和在所述第三时段之后的第四时段，在所述第三时段中所述第一晶体管导通，在所述第四时段中所述第二晶体管导通，并且所述第二时段包括第五时段和在所述第五时段之后的第六时段，在所述第五时段中所述第四晶体管导通，在所述第六时段中所述第五晶体管导通。9.一种非易失性存储器件，所述非易失性存储器件包括：存储单元；位线，所述位线连接到所述存储单元；交叉耦合反相器，所述交叉耦合反相器用于将通过连接到所述位线的读出节点从所述存储单元读出的数据存储为锁存值；第一晶体管，所述第一晶体管用于在所述读出节点根据所述锁存值连接到地时将所述交叉耦合反相器的第一端连接到地；以及第二晶体管，所述第二晶体管用于在所述读出节点处的电压根据所述锁存值被维持时将所述交叉耦合反相器的第二端连接到地。10.根据权利要求9所述的非易失性存储器件，所述非易失性存储器件还包括：第三晶体管，所述第三晶体管连接在所述第一晶体管、所述第二晶体管和接地电源之间；第四晶体管，所述第四晶体管具有连接到所述读出节点的第一端；以及第五晶体管，所述第五晶体管连接在所述第四晶体管的第二端与所述接地电源之间并且根据所述锁存值被控制。11.根据权利要求10所述的非易失性存储器件，其中：所述第四晶体管导通，所述第五晶体管根据所述锁存值导通，由此所述读出节点处的所述电压被放电到...

【专利技术属性】
技术研发人员：千镇泳，徐民宰，金武星，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：