半导体装置具备半导体部、第一绝缘膜和第二绝缘膜。半导体部设于第一绝缘膜上。第二绝缘膜填充于从半导体部的上表面至第一绝缘膜的槽的内部，包围半导体部。半导体部包含第一导电型的第一半导体层、第二导电型的第二半导体层、第二导电型的第三半导体层和第一导电型的第四半导体层。第一半导体层沿第一绝缘膜延伸，第二至第四半导体层在第一半导体层上排列。第四半导体层设于第二半导体层与第三半导体层之间。第一至第三接触区域分别设于第二至第四半导体层上。第四半导体层包含比第一半导体层的第一导电型杂质的浓度高浓度的第一导电型杂质。在半导体部的上表面，从第一及第二接触区域至第二绝缘膜的距离比从第三接触区域至第二绝缘膜的距离短。域至第二绝缘膜的距离短。域至第二绝缘膜的距离短。
【技术实现步骤摘要】
半导体装置
[0001]本申请享受以日本专利申请第2021
‑
185539号(申请日：2021年11月15日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的所有内容。
[0002]实施方式涉及半导体装置。
技术介绍
[0003]用于电力转换器的FRD(Fast Recovery Diode：快恢复二极管)被要求对于从导通状态进入截止状态时流过的恢复电流的高耐性。
技术实现思路
[0004]实施方式提供提高了对恢复电流的耐性的半导体装置。
[0005]实施方式的半导体装置具备第一绝缘膜、半导体部和第二绝缘膜。所述半导体部设于所述第一绝缘膜上，具有与所述第一绝缘膜相接的底面和与所述底面相反的一侧的上表面。所述第二绝缘膜填充于从所述半导体部的所述上表面至所述第一绝缘膜的槽的内部，包围所述半导体部。所述半导体部包含第一导电型的第一半导体层、第二导电型的第二半导体层、所述第二导电型的第三半导体层、所述第一导电型的第四半导体层、所述第二导电型的第一接触区域、所述第二导电型的第二接触区域和所述第一导电型的第三接触区域。所述第一半导体层沿所述第一绝缘膜延伸，与所述第二绝缘膜相接，所述第二至第四半导体层在所述第一半导体层上排列，所述第四半导体层设于所述第二半导体层与所述第三半导体层之间。所述第一半导体层具有在所述第二半导体层与所述第四半导体层之间以及所述第三半导体层与所述第四半导体层之间延伸的部分。在所述半导体部的所述上表面，所述第四半导体层利用所述第一半导体层的所述部分与所述第二及第三半导体层分离，在所述第二至第四半导体层排列的第一方向上，所述第二及第三半导体层分别与所述第二绝缘膜相接。所述第一接触区域设于所述第二半导体层上，所述第二接触区域设于所述第三半导体层上，所述第三接触区域设于所述第四半导体层上。所述第一及第二接触区域分别包含比所述第二及第三半导体层的第二导电型杂质的浓度高浓度的第二导电型杂质。所述第四半导体层包含比所述第一半导体层的第一导电型杂质的浓度高浓度的第一导电型杂质，所述第三接触区域包含比所述第四半导体层的所述第一导电型杂质的浓度高浓度的第一导电型杂质。所述第一至第三接触区域被设为与所述第二绝缘膜分离，在所述半导体部的所述上表面，所述第一至第三接触区域分别沿与所述第一方向交叉的第二方向延伸，从所述第一及第二接触区域至所述第二绝缘膜的所述第二方向的距离比从所述第三接触区域至所述第二绝缘膜的所述第二方向的距离短。
附图说明
[0006]图1是表示实施方式的半导体装置的剖面示意图。
[0007]图2是表示实施方式的半导体装置的俯视示意图。
[0008]图3是表示实施方式的半导体装置的特性的图表。
[0009]图4的(a)及(b)是表示实施方式的变形例的半导体装置的俯视示意图。
具体实施方式
[0010]以下，参照附图对实施方式进行说明。对于附图中的同一部分，标注同一附图标记并适当省略其详细的说明，对不同的部分进行说明。另外，附图为示意性或者概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等并非必须与现实相同。另外，即使在表示相同部分的情况下，也有根据附图而将相互的尺寸、比率差异化表示的情况。
[0011]而且，使用各图中所示的X轴、Y轴及Z轴对各部分的配置及结构进行说明。X轴、Y轴、Z轴相互正交，分别表示X方向、Y方向、Z方向。另外，有时将Z方向作为上方、将其相反方向作为下方进行说明。
[0012]图1是表示实施方式的半导体装置1的剖面示意图。半导体装置1例如是FRD。半导体装置1例如具有SOI(Silicon on Insulator：绝缘体上硅)构造。
[0013]半导体装置1具备半导体基板10、第一绝缘膜20、半导体部30和第二绝缘膜40。半导体基板10例如是硅基板。第一绝缘膜20设于半导体基板10之上。第一绝缘膜20例如是硅氧化膜。
[0014]半导体部30设于第一绝缘膜20上。半导体部30例如是硅。半导体部30例如是经由第一绝缘膜20接合于半导体基板10的半导体层的一部分。半导体部30例如具有20微米的Z方向的厚度。
[0015]半导体部30具有与第一绝缘膜20相接的底面30B和与底面30B相反的一侧的上表面30T。第二绝缘膜40填充于从上表面30T至第一绝缘膜20的分离槽40g的内部。第二绝缘膜40例如是硅氧化膜。分离槽40g以包围半导体部30的方式设置。第二绝缘膜40包围半导体部30，例如使半导体部30与第一绝缘膜20上的半导体层的其他部分电绝缘。
[0016]半导体部30包含第一导电型的第一半导体层31、第二导电型的第二半导体层33a、第二导电型的第三半导体层33b、第一导电型的第四半导体层35、第二导电型的第一接触区域37a、第二导电型的第二接触区域37b和第一导电型的第三接触区域39。以下，将第一导电型作为n型、将第二导电型作为p型进行说明。
[0017]第一半导体层31例如是n型硅层。第一半导体层31的第一导电型杂质的浓度例如是1
×
10
16
cm
‑3以下。第一半导体层31沿第一绝缘膜20例如在X方向及Y方向上平面地延伸，并与第二绝缘膜40相接。
[0018]第二半导体层33a、第三半导体层33b及第四半导体层35设于第一半导体层31上，在第一方向上、例如在X方向上排列。第四半导体层35设于第二半导体层33a与第三半导体层33b之间。第四半导体层35与第二半导体层33a及第三半导体层33b隔着第一半导体层31分离。第一半导体层31包含在第二半导体层33a与第四半导体层35之间以及第三半导体层33b与第四半导体层35之间延伸的部分。
[0019]第二半导体层33a及第三半导体层33b例如是p型阳极层。第二半导体层33a及第三半导体层33b设为在X方向上与第二绝缘膜40相接。
[0020]第一半导体层31在第一绝缘膜20与第二半导体层33a之间以及第一绝缘膜20与第
三半导体层33b之间延伸。第一半导体层31在第一绝缘膜20与第二半导体层33a之间以及第一绝缘膜20与第三半导体层33b之间与第二绝缘膜40相接。
[0021]第一接触区域37a设于第二半导体层33a上。第一接触区域37a包含比第二半导体层33a的第二导电型杂质的浓度高浓度的第二导电型杂质。第二半导体层33a的第二导电型杂质的浓度例如为5
×
10
16
～5
×
10
17
cm
‑3。第一接触区域37a的第二导电型杂质的浓度例如为1
×
10
18
cm
‑3以上。
[0022]第二接触区域37b设于第三半导体层33b上。第二接触区域37b包含比第三半导体层33b的第二导电型杂质的浓度高浓度的第二导电型杂质。
[0023]第三半导体层33b的第二导电型杂质的浓度例如为5
本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，其特征在于，具备：第一绝缘膜；半导体部，其设于所述第一绝缘膜上，具有与所述第一绝缘膜相接的底面和与所述底面相反的一侧的上表面；以及第二绝缘膜，其填充于从所述半导体部的所述上表面至所述第一绝缘膜的槽的内部，包围所述半导体部；所述半导体部包含第一导电型的第一半导体层、第二导电型的第二半导体层、所述第二导电型的第三半导体层、所述第一导电型的第四半导体层、所述第二导电型的第一接触区域、所述第二导电型的第二接触区域和所述第一导电型的第三接触区域，所述第一半导体层沿所述第一绝缘膜延伸，且与所述第二绝缘膜相接，所述第二半导体层至所述第四半导体层在所述第一半导体层上排列，所述第四半导体层设于所述第二半导体层与所述第三半导体层之间，所述第一半导体层具有在所述第二半导体层与所述第四半导体层之间以及所述第三半导体层与所述第四半导体层之间延伸的部分，在所述半导体部的所述上表面，所述第四半导体层利用所述第一半导体层的所述部分与所述第二半导体层及所述第三半导体层分离，在所述第二半导体层至所述第四半导体层排列的第一方向上，所述第二半导体层及所述第三半导体层分别与所述第二绝缘膜相接，所述第一接触区域设于所述第二半导体层上，所述第二接触区域设于所述第三半导体层上，所述第三接触区域设于所述第四半导体层上，所述第一接触区域及所述第二接触区域分别包含比所述第二半导体层及所述第三半导体层的第二导电型杂质的浓度高浓度的第二导电型杂质，所述第四半导体层包含比所述第一半导体层的第一导电型杂质的浓度高浓度的第一导电型杂质，所述第三接触区域包含比所述第四半导体层的所述第一导电型杂质的浓度高浓度的第一导电型杂质，所述第一接触区域至所述第三接触区域被设为与所述第二绝缘膜分离，在所述半导体部的所述上表面，所述第一接触区域至所述第三接触区域分别沿与所述第一方向交叉的第二方向延伸，从所述第一接触区域及所述第二接触区域至所述第二绝缘膜的所述第二方向的距离比从所述第三接触区域至所述第二绝缘膜的所述第二方向的距离短。2.根据权利要求1所述的半导体装置，其特征在于，所述第二半导体层至所述第四半导体层分别设为所述第二方向的长度比所述第一方向的宽度长。3.根据权利要求1所述的半导体装置，其特征在于，所述第二半导体层及所述第三半导体层在所述第二方向上与所述第二绝缘膜相接。4.根据权利要求1所述的半导体装置，其特征在于，所述第一半导体层的所述部分在所述第二绝缘膜与所述第四半导体层之间延伸。5.根据权利要求1所述的半导体装置，其特征在于，在所述半导体部的所述上表面，所述第三接触区域比所述第四半导体层的外缘靠内侧设置。6.根据权利要求1所述的半导体装置，其特征在于，
在所述半导体部的所述上表...
【专利技术属性】
技术研发人员：佐藤久美子，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。