一种互联结构的制备方法技术

本发明专利技术提供一种互联结构的制备方法，包括：提供第一半导体基层和第二半导体基层；在部分厚度的第一半导体基层中形成第一凹槽；在第一凹槽中形成第一导电件；在部分厚度的第二半导体基层中形成第二凹槽；在第二凹槽中形成第二导电件；将所述第一半导体基层和所述第二半导体基层键合在一起的同时，将所述第一导电件和所述第二导电件键合在一起；对所述第一半导体基层背离所述第二半导体基层的一侧表面减薄处理直至暴露出第一导电件；对所述第二半导体基层背离第一半导体基层的一侧表面减薄处理直至暴露出第二导电件。所述互联结构的制备方法不易使第一半导体基层和第二半导体基层发生裂片且形成的互联结构的具有较高的深宽比和较高的导电率。宽比和较高的导电率。宽比和较高的导电率。

【技术实现步骤摘要】
一种互联结构的制备方法


[0001]本专利技术涉及半导体
，具体涉及一种互联结构的制备方法。

技术介绍

[0002]3D－TSV集成技术是微电子核心技术之一，目前，在己出现了许多新的3D封装技术中，TSV技术是3D领域多芯片叠层化集成和电互连的关键性技术，其优势有：互连长度可以缩短到与芯片厚度相等，使逻辑模块垂直堆叠代替了水平分布；显著的减小了延迟和电感效应，有利于提高数字信号传输速度和微波的传输；可以实现高密度、高深宽比的连接，从而能够实现复杂的多片全硅系统集成，密度比当前用于先进多片模块的物理封装高出许多倍，同时更加节能，预期TSV能把芯片的功耗降低大约40％。但是由于工艺的限制，目前一些工艺步骤只能完成深宽比小于10：1的TSV的加工，如CVD绝缘层、PVD种子层以及电镀填充等。如果制作深宽比大于10：1的TSV结构，从工艺上目前就难以实现且存在裂片的风险，这就需要提供一种新的互联结构的制备方法。

技术实现思路

[0003]因此，本专利技术要解决的技术问题在于克服现有技术中的互联结构的制备方法存在裂片的风险且形成的互联结构达到的深宽比较小的缺陷，从而提供一种互联结构的制备方法。
[0004]本专利技术提供一种互联结构的制备方法，包括：提供第一半导体基层和第二半导体基层；在部分厚度的第一半导体基层中形成第一凹槽；在第一凹槽中形成第一导电件；在部分厚度的第二半导体基层中形成第二凹槽；在第二凹槽中形成第二导电件；将所述第一半导体基层和所述第二半导体基层键合在一起的同时，将所述第一导电件和所述第二导电件键合在一起；对所述第一半导体基层背离所述第二半导体基层的一侧表面减薄处理直至暴露出第一导电件；对所述第二半导体基层背离第一半导体基层的一侧表面减薄处理直至暴露出第二导电件。
[0005]可选的，所述第一半导体基层具有相对的第一面和第二面；所述第二半导体基层具有相对的第三面和第四面；将第一半导体基层和第二半导体基层键合在一起之前，所述第一凹槽自第一面延伸至部分第一半导体基层中，所述第二凹槽自第三面延伸至部分第二半导体基层中；所述互联结构的制备方法还包括：形成第一导电件之前，在所述第一凹槽的内壁表面以及第一凹槽周围的第一面形成第一钝化层；形成第二导电件之前，在所述第二凹槽的内壁表面以及第二凹槽周围的第三面形成第二钝化层；通过将第一钝化层和第二钝化层键合使第一半导体基层和第二半导体基层键合在一起；对所述第一半导体基层背离第二半导体基层的一侧表面减薄处理的过程中，去除了第一导电件和第二面之间的第一钝化层；对所述第二半导体基层背离第一半导体基层的一侧表面减薄处理的过程中，去除了第二导电件和第四面之间的第二钝化层。
[0006]可选的，对所述第一半导体基层背离第二半导体基层的一侧表面减薄处理之后，
且对所述第二半导体基层背离第一半导体基层的一侧表面减薄处理之前，在第一导电件背离所述第二导电件的一侧表面形成第一重布线层；对所述第二半导体基层背离第一半导体基层的一侧表面减薄处理之后，在第二导电件背离所述第一导电件的一侧表面形成第二重布线层。
[0007]可选的，还包括：提供临时载板；在第一导电件背离所述第二导电件的一侧表面形成第一重布线层之后，对所述第二半导体基层背离第一半导体基层的一侧表面减薄处理之前，将第一半导体基层和临时载板键合；在第二导电件背离所述第一导电件的一侧表面形成第二重布线层之后，将所述临时载板从所述第一半导体基层上剥离。
[0008]可选的，所述第一凹槽的深度和宽度之比为5：1～10：1。
[0009]可选的，所述第一凹槽的深度20微米～200微米；所述第一凹槽的宽度为2微米～50微米。
[0010]可选的，所述第二凹槽的深度和宽度之比为5：1～10：1。
[0011]可选的，所述第二凹槽的深度为20微米～200微米；所述第二凹槽的宽度为2微米～50微米。
[0012]可选的，所述第一钝化层的厚度为0.1微米～5微米；所述第二钝化层的厚度为0.1微米～5微米。
[0013]本专利技术技术方案，具有如下优点：
[0014]本专利技术提供的互联结构的制备方法，提供第一半导体基层和第二半导体基层；在部分厚度的第一半导体基层中形成第一凹槽；在第一凹槽中形成第一导电件；在部分厚度的第二半导体基层中形成第二凹槽；在第二凹槽中形成第二导电件；将所述第一半导体基层和所述第二半导体基层键合在一起的同时，将所述第一导电件和所述第二导电件键合在一起；所述第一导电件和所述第二导电件直接键合在一起有利于提高所述互联结构的电导率和深宽比。对所述第一半导体基层背离所述第二半导体基层的一侧表面减薄处理直至暴露出第一导电件；对所述第二半导体基层背离第一半导体基层的一侧表面减薄处理直至暴露出第二导电件，将所述第一半导体基层和所述第二半导体基层键合在一起之后，再对所述第一半导体基层背离所述第二半导体基层的一侧表面减薄处理，对所述第二半导体基层背离第一半导体基层的一侧表面减薄处理，这样有利于避免所述第一半导体基层和第二半导体基层键合的过程中发生裂片。因此，所述互联结构的制备方法不易使第一半导体基层和第二半导体基层发生裂片且形成的互联结构的具有较高的深宽比和较高的导电率。
附图说明
[0015]为了更清楚地说明本专利技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0016]图1为本专利技术一实施例提供的互联结构的制备方法的流程图；
[0017]图2－图9为本专利技术一实施例提供的互联结构的制备过程的结构示意图。
具体实施方式
[0018]下面将结合附图对本专利技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0019]在本专利技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0020]在本专利技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。
[0021]此外，下面所描本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种互联结构的制备方法，其特征在于，包括：提供第一半导体基层和第二半导体基层；在部分厚度的第一半导体基层中形成第一凹槽；在第一凹槽中形成第一导电件；在部分厚度的第二半导体基层中形成第二凹槽；在第二凹槽中形成第二导电件；将所述第一半导体基层和所述第二半导体基层键合在一起的同时，将所述第一导电件和所述第二导电件键合在一起；对所述第一半导体基层背离所述第二半导体基层的一侧表面减薄处理直至暴露出第一导电件；对所述第二半导体基层背离第一半导体基层的一侧表面减薄处理直至暴露出第二导电件。2.根据权利要求1所述的互联结构的制备方法，其特征在于，所述第一半导体基层具有相对的第一面和第二面；所述第二半导体基层具有相对的第三面和第四面；将第一半导体基层和第二半导体基层键合在一起之前，所述第一凹槽自第一面延伸至部分第一半导体基层中，所述第二凹槽自第三面延伸至部分第二半导体基层中；所述互联结构的制备方法还包括：形成第一导电件之前，在所述第一凹槽的内壁表面以及第一凹槽周围的第一面形成第一钝化层；形成第二导电件之前，在所述第二凹槽的内壁表面以及第二凹槽周围的第三面形成第二钝化层；通过将第一钝化层和第二钝化层键合使第一半导体基层和第二半导体基层键合在一起；对所述第一半导体基层背离第二半导体基层的一侧表面减薄处理的过程中，去除了第一导电件和第二面之间的第一钝化层；对所述第二半导体基层背离第一半导体基层的一侧表面减薄处理的过程中，去除了第二导电件和第四面之间的第二钝化层。3.根据权利要求1所述的互联结构的制备方法...

【专利技术属性】
技术研发人员：王欢欢，刘欢，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：发明
国别省市：