接触结构的形成方法、半导体结构及存储器技术

本申请公开了一种接触结构的形成方法、半导体结构及存储器，所述方法包括：提供基底，在所述基底上形成牺牲层；对所述牺牲层进行图形化处理，在所述牺牲层中形成暴露所述基底的第一间隙；在所述第一间隙中沉积介质层；去除所述牺牲层，在所述介质层之间形成第二间隙；对所述第二间隙外围的至少部分所述介质层进行刻蚀处理，以扩大所述第二间隙的开口尺寸。本申请实施例可以避免出现刻蚀不足的情况，有助于解决接触结构在高深宽比下刻蚀的断路问题。于解决接触结构在高深宽比下刻蚀的断路问题。于解决接触结构在高深宽比下刻蚀的断路问题。

【技术实现步骤摘要】
接触结构的形成方法、半导体结构及存储器


[0001]本申请涉及半导体制造
，特别涉及一种接触结构的形成方法、半导体结构及存储器。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory，DRAM)是一种半导体存储器。随着DRAM制造工艺的推进，金属
‑
氧化物半导体场效应晶体管(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor,MOSFET)器件尺寸不断缩小，接触结构的深宽比(Aspect
‑
Ratio，AR)越来越大。在高深宽比(High
‑
Aspect
‑
Ratio，HAR)下刻蚀极易发生刻蚀不足(Under Etch)，从而导致断路。

技术实现思路

[0003]本申请实施例提供一种接触结构的形成方法、半导体结构及存储器，可以获得形貌较好的深宽比结构，有助于解决接触结构在高深宽比下因刻蚀不足而导致的断路问题。
[0004]根据一些实施例，本申请的第一方面提供了一种接触结构的形成方法，包括：
[0005]提供基底，在所述基底上形成牺牲层；
[0006]对所述牺牲层进行图形化处理，在所述牺牲层中形成暴露所述基底的第一间隙；
[0007]在所述第一间隙中沉积介质层；
[0008]去除所述牺牲层，在所述介质层之间形成第二间隙；
[0009]对所述第二间隙外围的至少部分所述介质层进行刻蚀处理，以扩大所述第二间隙的开口尺寸。
[0010]可选的，所述基底为导电基底。
[0011]可选的，所述基底上形成有多个所述第一间隙，各所述第一间隙之间具有所述牺牲层，在平行于所述基底的方向上，各所述第一间隙之间的所述牺牲层具有一最大尺寸，所述最大尺寸小于等于所述第一间隙开口尺寸的十分之一。
[0012]可选的，在垂直于所述基底的方向上，所述牺牲层具有第一高度，所述第一高度不小于所述牺牲层的最大尺寸的十分之一。
[0013]可选的，所述介质层包括第一介质层和位于所述第一介质层上的第二介质层，在垂直于所述基底的方向上，所述第一介质层具有第一厚度，所述第二介质层具有第二厚度，所述第一厚度大于所述第二厚度。
[0014]可选的，在平行于所述基底的方向上，相邻所述牺牲层具有间距，所述间距沿垂直于所述基底的方向逐渐减小。
[0015]可选的，所述接触结构的形成方法还包括：
[0016]在经过刻蚀处理后的第二间隙中填充导电材料形成接触结构。
[0017]可选的，采用湿法清洗工艺去除所述牺牲层和/或所述第二间隙外围的至少部分所述沉积介质层。
[0018]根据一些实施例，本申请的第二方面提供了一种半导体结构，包括：
[0019]基底；
[0020]介质层，所述介质层位于所述基底上，且所述介质层中具有第二间隙，在平行于所述基底的方向上，所述第二间隙具有不同的尺寸；
[0021]接触结构，所述接触结构填充所述第二间隙。
[0022]可选的，所述基底包括金属导线层。
[0023]可选的，在垂直于所述基底的方向上，所述接触结构具有第一高度，在平行于所述基底的方向上，所述接触结构具有一最大尺寸，所述第一高度不小于所述最大尺寸的十分之一。
[0024]可选的，所述介质层包括第一介质层和位于所述第一介质层上的第二介质层，在垂直于所述基底的方向上，所述第一介质层具有第一厚度，所述第二介质层具有第二厚度，所述第一厚度大于所述第二厚度。
[0025]可选的，在平行于所述基底的方向上，所述接触结构在所述第一介质层中的所述第二间隙中具有第一最大尺寸，所述接触结构在所述第二介质层中的所述第二间隙中具有第二最大尺寸，所述第二最大尺寸不小于所述第一最大尺寸。
[0026]可选的，所述第二最大尺寸大于所述第一最大尺寸。
[0027]根据一些实施例，本申请的第三方面提供了一种半导体存储器，包括前述任一项实施例所述的接触结构。
[0028]本申请实施例的上述技术方案至少具有如下有益的技术效果：
[0029]本申请实施例提供的接触结构的形成方法，先在基底上沉积牺牲层，再在牺牲层中形成第一间隙以及填充该第一间隙的介质层，又在去除牺牲层后形成用于填充接触结构的第二间隙，该方法中，第二间隙不易出现刻蚀不足的情况，有助于解决接触结构在高深宽比下因刻蚀不足而导致的断路问题。另外，在填充接触结构之前，该方法还对所述牺牲层外围的至少部分所述介质层进行刻蚀处理，从而可以扩大第二间隙的开口尺寸，有利于降低接触结构的接触电阻。
附图说明
[0030]图1是根据本申请实施例提供的一种接触结构的形成方法流程示意图；
[0031]图2
‑
图7是根据本申请实施例提供的一种接触结构的形成过程；
[0032]图8是根据本申请实施例提供的一种接触结构的结构示意图；
[0033]图9是根据本申请实施例提供的一种半导体结构的结构示意图；
[0034]图中，100、基底；200、牺牲层；300、第一间隙；400、介质层；410、第一介质层；420、第二介质层；500、第二间隙；600、接触结构；D、最大尺寸；H、第一高度；h1、第一厚度；h2、第二厚度；d1、第一最大尺寸；d2、第二最大尺寸。
具体实施方式
[0035]为使本申请实施例的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本申请实施例进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本申请实施例的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以
避免不必要地混淆本申请的概念。
[0036]如图1所示，一种接触结构的形成方法，包括：
[0037]S10、提供基底100，在所述基底100上形成牺牲层200。
[0038]S20、对所述牺牲层200进行图形化处理，在所述牺牲层200中形成暴露所述基底100的第一间隙300。
[0039]S30、在所述第一间隙300中沉积介质层400。
[0040]S40、去除所述牺牲层200，在所述介质层400之间形成第二间隙500。
[0041]S50、对所述第二间隙500外围的至少部分所述介质层400进行刻蚀处理，以扩大所述第二间隙500的开口尺寸。
[0042]本申请实施例提供的接触结构600的形成方法，先在基底100上沉积牺牲层200，再在牺牲层200中形成第一间隙300以及填充该第一间隙300的介质层400，又在去除牺牲层200后形成用于填充接触结构600的第二间隙500，该方法中，第二间隙500不易出现刻蚀不足的情况，有助于解决接触结构600在高深宽比下因刻蚀不足而导致的断路问题。
[0043]在一些实施例中，所述基底100为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种接触结构的形成方法，包括：提供基底，在所述基底上形成牺牲层；对所述牺牲层进行图形化处理，在所述牺牲层中形成暴露所述基底的第一间隙；在所述第一间隙中沉积介质层；去除所述牺牲层，在所述介质层之间形成第二间隙；对所述第二间隙外围的至少部分所述介质层进行刻蚀处理，以扩大所述第二间隙的开口尺寸。2.如权利要求1所述的方法，其中，所述基底为导电基底。3.如权利要求1所述的方法，其中，所述基底上形成有多个所述第一间隙，各所述第一间隙之间具有所述牺牲层，在平行于所述基底的方向上，各所述第一间隙之间的所述牺牲层具有一最大尺寸，所述最大尺寸小于等于所述第一间隙开口尺寸的十分之一。4.如权利要求3所述的方法，其中，在垂直于所述基底的方向上，所述牺牲层具有第一高度，所述第一高度不小于所述牺牲层的最大尺寸的十分之一。5.如权利要求3所述的方法，其中，所述介质层包括第一介质层和位于所述第一介质层上的第二介质层，在垂直于所述基底的方向上，所述第一介质层具有第一厚度，所述第二介质层具有第二厚度，所述第一厚度大于所述第二厚度。6.如权利要求3所述的方法，其中，在平行于所述基底的方向上，相邻所述牺牲层具有间距，所述间距沿垂直于所述基底的方向逐渐减小。7.如权利要求1所述的方法，其中，所述接触结构的形成方法还包括：在经过刻蚀处理后的第二间隙中填充导电材料形成接触结构。8.如权利要求1所述的方法，其...

【专利技术属性】
技术研发人员：藏俊生，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：