快闪储存装置及其测试方法与测试系统制造方法及图纸

一种快闪储存装置及其测试方法与测试系统。在本发明专利技术中，测试系统包括测试装置与快闪储存装置，并且快闪储存装置包括控制器、闪存模组、多个周边针脚以及至少一个测试针脚。快闪储存装置是透过测试针脚接收测试装置所传送的致能信号。接着，控制器依据致能信号，透过各周边针脚输出信号至测试装置。最后，由测试装置来验证周边针脚所输出的信号。

【技术实现步骤摘要】

本专利技术是有关于一种测试方法，且特别是有关于一种快闪储存装置的测试方法。
技术介绍
数码相机、手机相机与MP3在这几年来的成长十分迅速，使得消费者对储存媒体 的需求也急速增加，由于闪存(Flash Memory)具有资料非易失性、省电、体积小与无机械结 构等的特性，适合可携式应用，最适合使用于这类可携式由电池供电的产品上。除了可携式 产品内建存储器需要之外，对于小型存储卡与随身碟等外接式产品来说，每个人可能同时 拥有多个随身碟与小型存储卡，所以市场规模较那些设备更大。因此，近年闪存产业成为电 子产业中相当热门的一环。 —般而言，在闪存出厂前，会经过一连串的测试以确保闪存的稳定性及相容性。然 而，传统作法大都是在闪存封装之后再进行测试，如此一来将无法预先确认其内部电路的 封装是否存在打线错误或是元件损坏等问题。 据此，倘若周边针脚发生错误，则将会在最后的测试步骤才被发现，导致测试时间 与人力的浪费。此外，当发生错误的电路数量过多时，测试人员亦无法迅速地将出错的电路 进行分类，以找出封测的问题点所在。
技术实现思路
有鉴于此，本专利技术提供一种测试系统，透过测试装置传送不同的致能信号来分析 快闪储存装置中各周边针脚的输出状态。 此外，本专利技术提供一种快闪储存装置，在快闪储存装置中预存一组机器指令来进 行快闪储存装置的测试。 再者，本专利技术提供一种测试方法，依据不同的致能信号来控制快闪储存装置各周 边针脚的输出。 详细地说，本专利技术提出一种快闪储存装置，其包括多个周边针脚、至少一测试针 脚、控制器、闪存模组以及指令储存模组。其中，控制器具有一个测试接点、多个第一控制接 点以及多个第二控制接点以借由测试接点电性连接至测试针脚，且这些第一控制接点与周 边针脚具有连接关系。而闪存模组具有多个模组接点，且这些模组接点与第二控制接点具 有连接关系。指令储存模组电性连接至控制器，且其中储存有多个可由控制器来执行的机 器指令，借以完成多个测试步骤。 本专利技术另提出一种测试系统，其包括快闪储存装置与测试装置。而快闪储存装置 中包括多个周边针脚、至少一测试针脚、控制器、闪存模组以及指令储存模组。其中，控制器 具有一个测试接点、多个第一控制接点以及多个第二控制接点以借由测试接点电性连接至 测试针脚，且这些第一控制接点与周边针脚具有连接关系。而闪存模组具有多个模组接点， 且这些模组接点与第二控制接点具有连接关系。指令储存模组电性连接至控制器，且其中 储存有多个可由控制器来执行的机器指令，借以完成多个测试步骤。另外，上述测试装置分6别电性连接至上述周边针脚与测试针脚，以透过测试针脚来传送致能信号至测试接点，并 由周边针脚接收对应的信号，借以进行验证。 在本专利技术的一实施例中，测试系统更包括信号转换器。信号转换器具有多个输入 端与至少一个输出端，其利用上述输入端电性连接至快闪储存装置的周边针脚，而利用上 述输出端电性连接至测试装置。 在本专利技术的一实施例中，上述指令储存模组例如为闪存模组中的开机只读存储 器。 本专利技术更提出一种快闪储存装置的测试方法，适用于上述快闪储存装置。在快闪 储存装置的控制器中，透过测试接点接收到由测试针脚所传送的第一致能信号。之后，依据 第一致能信号，控制各个第一控制接点分别输出测试信号至所对应的周边针脚，以借由周 边针脚所接收的信号状况验证各个第一控制接点与其所对应的周边针脚之间的连接关系 是否正确。当第一控制接点与周边针脚之间的连接关系无误时，在控制器中，透过测试接点 接收到由测试针脚所传送的第二致能信号。接着，依据第二致能信号，透过各个第二控制接 点接收闪存模组的输出。之后，再透过至少其中一个第一控制接点将闪存模组的输出传送 至对应的周边针脚，以借由闪存模组的输出来验证第二控制接点与模组接点之间的连接关 系是否正确。 本专利技术另提出一种快闪储存装置的测试方法，适用于上述测试系统。首先，由测试 装置透过测试针脚传送第一致能信号至测试接点。接着，控制器会依据第一致能信号，控制 各个第一控制接点分别输出测试信号至其对应的周边针脚。之后，测试装置便可借由接收 各个周边针脚所接收的信号状况，来确认各第一控制接点与其对应的周边针脚之间的连接 关系是否正确。当测试装置验证第一控制接点与周边针脚之间的连接关系无误时，透过测 试针脚传送第二致能信号至测试接点。接着，控制器会依据第二致能信号，而透过第二控制 接点接收闪存模组的输出。之后再透过至少其中一个第一控制接点将闪存模组的输出传送 至对应的周边针脚，以借由闪存模组的输出来验证第二控制接点与模组接点之间的连接关 系是否正确。 在本专利技术的一实施例中，上述致能信号为逻辑低电位信号、逻辑高电位信号或时 脉信号。当第一致能信号为逻辑低电位信号以及逻辑高电位信号其中之一时，控制各第一 控制接点输出第一测试信号至其所对应的周边针脚。另外，当第一致能信号为辑低电位信 号以及逻辑高电位信号其中另一时，控制各第一控制接点分别输出第二测试信号至对应的 周边针脚。 此外，当接收第一致能信号时，依序将其中一第一控制接点设定为输出逻辑高电 位信号以及逻辑低电位信号其中之一，而将其余各第一控制接点设定为输出逻辑高电位信 号与逻辑低电位信号其中之另一。 在本专利技术的一实施例中，上述第二致能信号例如为读取识别码指令，而闪存模组 的输出例如为识别码。 基于上述，本专利技术可在快闪储存装置出厂之前，先检查各个周边针脚的输出是否 有误，以指出有问题的针脚。据此，可预先筛选出有问题的电路，避免浪费测试时间，进而将 问题回报至封测厂以改善制程。附图说明 为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具 体实施方式作详细说明，其中 图1A是依照本专利技术一实施例的测试系统的方块图。图IB是依照本专利技术一实施例所绘示的测试系统的信号传送的示意图。 图1C是依照本专利技术另一实施例的测试系统的方块图。 图2是依照本专利技术一实施例的测试方法的流程图。 图3是依照本专利技术另一实施例的测试方法的流程图。主要元件符号说明 101、102、103、104、105 :周边针脚106测试针脚110快闪储存装置120闪存模组130控制器140指令储存模组150测试装置160信号转换装置121第四闪存接口131第一闪存接口132第二闪存接口133闪存控制模组151第三闪存接口 S205 S220 :本专利技术一实施例的测试方法各步骤 S305 S370 :本专利技术另一实施例的测试方法各步骤具体实施例方式图1A是依照本专利技术一实施例的测试系统的方块图。请参照图IA，此测试系统包括 快闪储存装置110与测试装置150，以利用测试装置150来测试快闪储存装置110的内部封 装的正确性。 快闪储存装置110中包括多个周边针脚101 105、测试针脚106、闪存模组120、 控制器130以及指令储存模组140。快闪储存装置110为在同一封装(package)内具有包含 一控制器的多个管芯(die)的储存元件，在本实施例中，快闪储存装置110例如为LBA-NAND 型(LBA， Logical Block Addressing,逻辑区块地址)闪存产品，但不以此为限。 在本实施例中，快闪储存装置110的控制器130具有至少两个闪存接口以分别与 测试装置1本文档来自技高网...

【技术保护点】
一种快闪储存装置的测试方法，其中该快闪储存装置包括至少一测试针脚、多个周边针脚、一控制器与一闪存模组，其中，该测试针脚电性连接至该控制器的一测试接点，该些周边针脚与该控制器的多个第一控制接点分别具有一连接关系，且该控制器的多个第二控制接点与该闪存模组的多个模组接点分别具有另一连接关系，而该测试方法包括：在该控制器中，透过该测试接点接收到由该测试针脚所传送的一第一致能信号；依据该第一致能信号，控制该些第一控制接点分别输出多个测试信号至该些周边针脚，以借由该些周边针脚所接收的信号状况验证该些第一控制接点与该些周边针脚之间的连接关系是否正确；当该些第一控制接点与该些周边针脚之间的连接关系无误时，在该控制器中，透过该测试接点接收到由该测试针脚所传送的一第二致能信号；以及依据该第二致能信号，透过该些第二控制接点接收该闪存模组的输出，之后再透过该些第一控制接点至少其中之一传送该闪存模组的输出至对应的周边针脚，以借由该闪存模组的输出来验证该些第二控制接点与该些模组接点之间的连接关系是否正确。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈本慧，叶志刚，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]