存储器系统和操作存储器控制器的方法技术方案

公开了存储器系统和操作存储器控制器的方法。所述存储器系统包括：存储器控制器，被配置为控制存储器装置；以及子缓冲存储器，布置在存储器控制器外部。存储器控制器包括：处理器，被配置为控制存储器装置的存储器操作；主缓冲存储器，与子缓冲存储器不同，并且布置在存储器控制器中；以及缓冲分配电路，被配置为控制子缓冲存储器与主缓冲存储器之间的分配比。处理器将缓冲分配电路的操作模式设置为分配比被固定的操作模式。配比被固定的操作模式。配比被固定的操作模式。

【技术实现步骤摘要】
存储器系统和操作存储器控制器的方法
[0001]本申请基于并要求分别于2021年11月9日和2022年7月1日在韩国知识产权局提交的第10
‑
2021
‑
0153376号和第10
‑
2022
‑
0081505号韩国专利申请的优先权，所述韩国专利申请中的每个的公开通过引用全部包含于此。


[0002]本公开涉及存储器控制器，并且更具体地，涉及控制缓冲存储器的分配比的存储器控制器、包括存储器控制器的存储器系统和存储器控制器的操作方法。

技术介绍

[0003]作为非易失性存储器，即使电源被切断，闪存也可保持存储的数据。包括固态盘(SSD)的NAND闪存的存储装置对于存储或移动大量数据是有用的。
[0004]通过经由主机与NAND闪存之间的并行处理来增大带宽，SSD的性能可被改进。此时，缓冲存储器用于补偿主机与NAND闪存之间的性能差异。为了高速性能，使用静态随机存取存储器(SRAM)作为缓冲存储器。随着技术的发展，芯片尺寸被逐渐减小。然而，随着存储装置所需性能的提高，缓冲存储器的作用可不仅由SRAM执行，并且动态RAM(DRAM)可被额外地引进。因此，需要有效且同时使用DRAM和SRAM作为缓冲存储器的方法。

技术实现思路

[0005]一方面，提供控制异构缓冲存储器组件之间的分配比的存储器控制器、包括存储器控制器的存储器系统以及存储器控制器的操作方法。
[0006]根据一个或多个实施例的一方面，提供了一种存储器系统，所述存储器系统包括：存储器控制器，被配置为控制存储器装置；以及子缓冲存储器，布置在存储器控制器外部。存储器控制器包括：处理器，被配置为控制存储器装置的存储器操作；主缓冲存储器，与子缓冲存储器不同，并且布置在存储器控制器中；以及缓冲分配电路，被配置为控制子缓冲存储器与主缓冲存储器之间的分配比。处理器设置缓冲分配电路的操作模式，并且缓冲分配电路基于所述操作模式来控制所述分配比。
[0007]根据一个或多个实施例的另一方面，提供了一种存储器系统，所述存储器系统包括：存储器控制器，被配置为控制存储器装置；以及子缓冲存储器，布置在存储器控制器外部。存储器控制器包括：处理器，被配置为控制存储器装置的存储器操作；主缓冲存储器，与子缓冲存储器不同，并且布置在存储器控制器中；以及缓冲分配电路，被配置为控制子缓冲存储器与主缓冲存储器之间的分配比。处理器将缓冲分配电路设置为缓冲分配电路可变地设置所述分配比的操作模式。
[0008]根据一个或多个实施例的又一方面，提供了一种方法，所述方法包括：从主机接收命令；将存储器控制器中的缓冲分配电路的操作模式确定为第一操作模式和第二操作模式中的一者；当缓冲分配电路处于第一操作模式时，将布置在存储器控制器中的主缓冲存储器与布置在存储器控制器外部的子缓冲存储器之间的分配比设置为预定义的比例；以及当
缓冲分配电路处于第二操作模式时，基于所述命令的类型来可变地设置所述分配比。
附图说明
[0009]从以下结合附图的详细描述，将更清楚地理解实施例，在附图中：
[0010]图1是示出根据实施例的存储器系统的框图；
[0011]图2是示出根据实施例的存储器装置的框图；
[0012]图3是示出根据实施例的存储器块的电路图；
[0013]图4是示出根据实施例的存储器块的透视图；
[0014]图5是示出根据实施例的存储器控制器的框图；
[0015]图6是示出根据实施例的缓冲分配处理电路的操作的流程图；
[0016]图7是示出根据实施例的处理器的操作的流程图；
[0017]图8是示出根据实施例的缓冲分配检查器电路的操作的流程图；
[0018]图9是根据实施例的与存储器系统的第一操作模式对应的信号交换图；
[0019]图10是根据实施例的与存储器系统的第二操作模式对应的信号交换图；以及
[0020]图11是示出根据实施例的将存储器系统应用于固态驱动器(SSD)系统的示例的框图。
具体实施方式
[0021]在下文中，将参照附图详细描述各种实施例。
[0022]图1是示出根据实施例的存储器系统10的框图。
[0023]参照图1，存储器系统10可包括存储器装置100、存储器控制器200和子缓冲存储器300。存储器系统10可通过各种接口(诸如，通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCI快速(PCI
‑
E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机小型接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、火线(firewire)、通用闪存(UFS)、非易失性存储器快速(NVMe)和/或计算快速链路
TM
(CXL))与主机HOST进行通信。
[0024]在一些实施例中，存储器系统10可包括可以以各种形式(例如，嵌入式通用闪存(UFS)存储器装置、嵌入式多媒体卡(eMMC)、固态驱动器(SSD)、UFS存储器卡、紧凑型闪存(CF)卡、安全数字(SD)卡、微型SD卡、迷你SD卡、极限数字(xD)卡或记忆棒)中的一种被安装在电子装置中或从电子装置拆卸的存储器。另外，存储器系统10可被称为存储非易失性数据的存储装置。
[0025]根据各种实施例，存储器装置100可包括存储器单元阵列110和控制逻辑电路120。存储器单元阵列110可包括多个存储器单元。例如，多个存储器单元可分别包括闪存单元。在下文中，以多个存储器单元分别包括NAND闪存单元的情况作为示例，详细描述一些实施例。然而，实施例不限于此。在一些实施例中，多个存储器单元可包括电阻式存储器单元(诸如，电阻式随机存取存储器(ReRAM)存储器单元、相变RAM(PRAM)存储器单元或磁性RAM(MRAM)存储器单元)。在一个实施例中，存储器单元阵列110可包括三维存储器单元阵列。三维存储器单元阵列可包括多个NAND串，并且多个NAND串中的每个可包括分别连接到垂直堆叠在基底上的字线的存储器单元。然而，实施例不限于此。在一些实施例中，存储器单元阵
列110可包括二维存储器单元阵列，并且二维存储器单元阵列可包括以行和列布置的多个NAND串。
[0026]控制逻辑电路120可控制存储器装置100的所有操作。例如，控制逻辑电路120可基于从存储器控制器200接收的命令CMD、地址ADDR和控制信号CTRL来输出用于将数据编程到存储器单元阵列110中或从存储器单元阵列110读取数据的各种内部控制信号。
[0027]根据各种实施例，存储器控制器200可包括处理器201、缓冲分配(或被称为，缓冲器分配)电路210和主缓冲存储器220。
[0028]存储器控制器200可响应于来自主机HOST的记录/读取请求，控制存储器装置100读取存储在存储器装置100的存储器单元阵列110中的数据或将数据本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器系统，包括：存储器控制器，被配置为控制存储器装置；以及子缓冲存储器，布置在存储器控制器外部，其中，存储器控制器包括：处理器，被配置为控制存储器装置的存储器操作，主缓冲存储器，与子缓冲存储器不同，并且布置在存储器控制器中，以及缓冲分配电路，被配置为控制子缓冲存储器与主缓冲存储器之间的分配比，其中，处理器设置缓冲分配电路的操作模式，并且缓冲分配电路基于所述操作模式来控制所述分配比。2.根据权利要求1所述的存储器系统，其中，主缓冲存储器是静态随机存取存储器，并且其中，子缓冲存储器是动态随机存取存储器。3.根据权利要求1所述的存储器系统，其中，缓冲分配电路包括：特殊功能寄存器，被配置为：从处理器接收表示所述分配比的分配比信息，并且将所述分配比信息存储在特殊功能寄存器中；命令队列管理电路，被配置为管理多个命令；缓冲分配处理电路，被配置为：生成表示主缓冲存储器和子缓冲存储器的缓冲器分配开始的位置的指针；以及缓冲分配检查器电路，被配置为根据所述多个命令中的每个命令的类型可变地设置所述分配比。4.根据权利要求3所述的存储器系统，其中，当缓冲分配电路在所述分配比被固定的操作模式下操作时，缓冲分配检查器电路被停用。5.根据权利要求1所述的存储器系统，其中，处理器在每个时间间隔将性能检查请求发送到缓冲分配电路，并且接收基于性能检查请求的性能结果值，并且当性能结果值小于阈值时，处理器增大所述分配比中对主缓冲存储器的分配。6.根据权利要求3所述的存储器系统，其中，缓冲分配处理电路被配置为：接收表示主缓冲存储器被完全占用的标志；基于所述标志来指示命令队列管理电路待机预定义的时间；并且在所述预定义的时间已经过去并且所述标志随后未被接收到之后，将缓冲器分配给主缓冲存储器。7.根据权利要求1至权利要求6中的任一项所述的存储器系统，其中，存储器控制器还包括：主机接口电路，被配置为从主机接收命令并且向缓冲分配电路请求缓冲器分配。8.一种存储器系统，包括：存储器控制器，被配置为控制存储器装置；以及子缓冲存储器，布置在存储器控制器外部，其中，存储器控制器包括：处理器，被配置为控制存储器装置的存储器操作，主缓冲存储器，与子缓冲存储器不同，并且布置在存储器控制器中，以及缓冲分配电路，被配置为控制子缓冲存储器与主缓冲存储器之间的分配比，
其中，处理器将缓冲分配电路设置为缓冲分配电路可变地设置所述分配比的操作模式。9.根据权利要求8所述的存储器系统，其中，主缓冲存储器是静态随机存取存储器，并且其中，子缓冲存储器是动态随机存取存储器。10.根据权利要求8所述的存储器系统，其中，缓冲分配电路包括：命令队列管理电路，被配置为管理多个命令；缓冲分配处理电路，被配置为：生成表示主缓冲存储器和子缓冲存...

【专利技术属性】
技术研发人员：李锺仁，金珤暻，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：