用于可靠电子衬底的集聚堆叠的过孔结构及其制造方法技术

本发明专利技术涉及用于可靠电子衬底的集聚堆叠的过孔结构及其制造方法。一种用于衬底／芯片组件中的堆叠的过孔的衬底过孔结构包括：中心过孔堆叠和围绕所述中心过孔堆叠集聚的多个堆叠的过孔。在所述结构中，所述中心过孔和周围的过孔由铜制造。所述周围的过孔中的一些可以是非功能性的，并且非功能性过孔可以具有与功能性过孔不同的高度。

【技术实现步骤摘要】

公开的本专利技术宽泛地涉及制造电子衬底的领域，更具体而言，涉及电 子衬底上的堆叠过孔的领域。
技术介绍
附图说明图1示出了电子模块的两个关键部件。芯片100由在其上制造有电路 的硅制成。衬底102由嵌入有铜互连的有机材料制成。衬底102有助于芯 片到主板上的外部电路的电互连。在芯片100与衬底102之间的连接点的密度(可控塌陷芯片连接，或 者"C4")是关键参数。大量的C4需要多个积(build-up)层104以获 得所需要的到主板的电连接。典型的衬底102在顶部和底部具有四个积层 104，并支持约3,000个C4。图1示出了完成互连所需要的堆叠的过孔106 以及交错的过孔108。堆叠的过孔106通常是优选的，因为可以获得比交 错的过孔108大20 %的C4连接密度。图2示出了与堆叠的过孔206和镀敷的通孔210 (PTH)有关的公知 技术。图2示出的单个的堆叠的过孔206在热循环时积累了各种级别的应 变。在平面视图中，堆叠的过孔206位于便于由衬底的电设计者将其嵌入 的任何地方。用于构建模块的各种材料的热膨胀系数(CTE )是不匹配的， 并公知其会在模块内驱动热机械应力。归因于热机械驱动而积累的应变， 电子模块的重复的热循环会在过孔界面区域处产生故障。由CTE驱动的热 机械应力^f吏单个的过孔堆叠206沿Z轴和(X-Y)平面应变
技术实现思路
简而言之，根据本专利技术的实施例， 一种用于创建集聚的过孔结构的方法包括在衬底/芯片組件中创建用于电互连的中心过孔堆叠；在所述中心 过孔堆叠周围增加附加的过孔堆叠。所述附加的过孔堆叠中的一些可以是 非功能性的并具有与功能性过孔堆叠不同的高度。一种用于衬底/芯片组件中的堆叠的过孔的衬底过孔结构包括中心过 孔堆叠和集聚在所述中心过孔堆叠周围的多个堆叠的过孔。在所述结构中， 所述中心过孔和周围的过孔由铜制造。周围的过孔中的一些可以是非功能 性的，并且这些过孔可以具有与功能性过孔不同的高度。附图注释为了描述前述以及其他的示例性目的、方面和优点，我们参考附图来 使用本专利技术的示例性实施例的下列详细描述，其中 图1示出了根据公知技术的一种基本电子模块； 图2示出了根据公知技术的电子模块的堆叠的过孔； 图3A示出了根据公知技术的孤立的过孔； 图3B示出了根据本专利技术的实施例的集聚的过孔； 图4示出了根据本专利技术的实施例的集聚的过孔分析；以及图5示出了才艮据本专利技术的实施例的用于集聚堆叠的过孔的方法的流程图。尽管所要求保护的本专利技术可以被修改为替代物的形式，但是在附图中 以示例的方式示出了其具体的实施例，并将在这里详细描述。然而，应该 理解，附图和附图的详细描述并不旨在将本专利技术限制为所公开的特定形式， 相反，本专利技术将覆盖落入本专利技术的范围内的所有修改、等价物和替代物。具体实施例我们描述了一种过孔结构设计，用于减少单个的过孔堆叠上的应变。现在详细地参考附图，特别是图3，示例了根据本专利技术的实施例的过孔堆 叠设计。图3示出了这样的设计，其通过主动集聚一组过孔350来减少在5单个过孔堆叠上的有效应变。在热循环(例如，125degC到-55degC)期 间，当积层(具有CTE 30 ppm/degC )沿Z轴以及在平面(X-Y)中以比 铜过孔(具有CTE 16)快的速度收缩时，单个的堆叠的过孔340必须单 独抵抗由周围的积层产生的热机械力。通过将几个堆叠的过孔350集聚在一起并消除孤立的过孔340，增强 了集聚的过孔350的承栽能力而没有过度的塑性应变。/>知过孔的寿命非 线性地依赖于其塑性应变。材料中的弹性应变是可逆的，而塑性应变是不 可逆的。当去除了施加的应力时，弹性形变回复到其初始形状，而塑性应 变却不是这样。当由于热循环而重复产生塑性应变时，z^知该塑性应变会 在材料中产生疲劳故障。因此，最小化电子组件内的关键部件遇到的塑性 应变是非常重要的。过孔的集聚产生同时沿Z轴以及在X-Y平面内的联合的抗力。基本上， 通过相对于积层材料增加铜含量，可以较好地保护集聚的过孔堆叠350免 于发生塑性形变。参考图5，示出了用于产生集聚的过孔堆叠的方法的流程图。在步骤 510中，定位中心过孔。中心过孔的位置相对于衬底/芯片组件保持恒定。 在步骤520中，在中心过孔的对侧逐步增加附加的过孔(l， 2以及更多)。 可观测到如下的每一深度热循环(DTC)的累积的应变中心过孔的基线数据=0.7459%中心过孔每侧增加一个=0.7399%中心过孔每侧增加两个=0.7408%分析表明，孤立过孔340的单环绕(encirclement)会产生改善的容差 (也就是，减小的应变)。增加额外的环绕并不能产生相称的改善。三维 (3D )表达(formulation )产生与二维(2D )模型相似的趋势，只是典型 地更强调配置之间应变的相对差异。在集聚过孔以减小应变的同时，还可以引入电路所不需要的周围的过 孔堆叠。在步骤530中，周围的过孔堆叠可以具有与功能性过孔相比的不 同的(较小的)总高度，以适应受约束的周围环境。受约束的周围环境可以在顶层上具有线路互连，由此防止全高度的堆叠过孔。如已经示出的，在设计有机衬底时，集聚一组堆叠的过孔是具有优点的，虽然这促使设计者来消除孤立的堆叠的过孔340。因此，虽然已经描述了目前认为是优选的实施例，但是本领域的技术 人员应该理解，在本专利技术的精神内可以做出其他修改。权利要求1.一种用于衬底/芯片组件中的堆叠的过孔的衬底过孔结构，所述结构包括中心过孔堆叠；以及围绕所述中心过孔堆叠集聚的多个堆叠的过孔。2. 根据权利要求l的结构，其中所述堆叠的过孔是铜过孔。3. 根据权利要求1的结构，其中所述中心过孔堆叠包括铜过孔。4. 根据权利要求1的结构，包括在所述中心过孔堆叠的每一 侧的一个堆叠的过孔。5. 根据权利要求1的结构，包括在所述中心过孔堆叠的每一 侧的两个堆叠的过孔。6. 根据权利要求1的结构，包括在所述中心过孔堆叠的每一 侧的三个堆叠的过孔。7. 根据权利要求1的结构，包括在所述中心过孔堆叠周围的 七个堆叠的过孔。8. 根据权利要求8的结构，还包括在所述中心过孔堆叠周围 的附加的堆叠的过孔。9. 根据权利要求1的结构，其中所述中心过孔堆叠的位置相 对于所述衬底/芯片组件保持恒定。10. 根据权利要求9的结构，其中围绕所述中心过孔堆叠集聚 的所述多个堆叠的过孔包括功能性过孔和非功能性过孔，其中所 述非功能性过孔是电互连不需要的过孔。11. 根据权利要求10的结构，其中所述非功能性过孔具有与 所述功能性过孔不同的高度。12. 根据权利要求11的结构，其中所述非功能性过孔具有不 同的高度。13. —种在衬底/芯片组件中产生衬底过孔结构的方法，包括 如下步骤在所述衬底/芯片组件中创建用于电互连的中心过孔堆叠；以及在所述中心过孔堆叠的周围增加附加的过孔堆叠。14. 根据权利要求13的方法，其中所述创建步骤包括创建铜 中心过孔堆叠。15. 根据权利要求14的方法，其中所述附加的过孔堆叠包括 铜过孔。16. 根据权利要求13的方法，其中所述增加步骤包括 在所述中心过孔堆叠的每一侧增加一个附加的过孔堆叠。17. 根据权利要求16的方法，其中所述增加步骤还包括 在所述中心过孔堆叠周围增加多个附加的过孔堆本文档来自技高网...

【技术保护点】
一种用于衬底／芯片组件中的堆叠的过孔的衬底过孔结构，所述结构包括：　中心过孔堆叠；以及　围绕所述中心过孔堆叠集聚的多个堆叠的过孔。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：K凯克尔，DO鲍威尔，DL奎斯塔德，DJ罗素，SM西贾扬塔，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]