一种皮瓦电压基准系统技术方案

本发明专利技术涉及电压基准设置技术领域，提供了一种皮瓦电压基准系统。通过分别在正温度系数电压电路PTAT和负温度系数电压电路CT AT上设置耗尽型NMOS管MN1S和耗尽型NMOS管MN2S，分别构成所述正温度系数电压电路PTAT和所述负温度系数电压电路CTAT的电流源，能够改善电源抑制比。通过分别在正温度系数电压电路PTAT和负温度系数电压电路CTAT上设置耗尽型NMOS管MN1U和耗尽型NMOS管MN1D堆叠的正双稳压拓扑结构以及耗尽型NMOS管MN2U和耗尽型NMOS管MN2D堆叠的负双稳压拓扑结构，能够抑制正温度系数电压电路PTAT和负温度系数电压电路CTAT的输出电压对电源的线性敏感度。的输出电压对电源的线性敏感度。的输出电压对电源的线性敏感度。

【技术实现步骤摘要】
S、耗尽型NMOS管MN1 U、耗尽型NMOS管MN1 D、自偏置电流源PMOS管MP1、负载MP2。
[0014]进一步地，所述负温度系数电压电路CTAT，具体包括：
[0015]从负温度系数电压源VDD到负温度系数接地点VSS依次设置的耗尽型NM OS管MN2S、耗尽型NMOS管MN2U、耗尽型NMOS管MN2D、自偏置电流源PMOS管MP3、负载Q1。
[0016]进一步地，所述负载MP2是由PMOS管通过所述正负温度系数电压电路连接线接成的二极管；所述负载Q1是由PNP三极管组成。
[0017]进一步地，所述耗尽型NMOS管MN1 S和所述耗尽型NMOS管MN2S成对设置，分别构成所述正温度系数电压电路PTAT和所述负温度系数电压电路CTA T的电流源，用于改善电源抑制比。
[0018]进一步地，所述耗尽型NMOS管MN1 U和所述耗尽型NMOS管MN1 D堆叠，形成正双稳压拓扑结构；所述耗尽型NMOS管MN2U和所述耗尽型NMOS管MN2D堆叠，形成负双稳压拓扑结构；所述正双稳压拓扑结构和所述负双稳压拓扑结构成对设置，分别用于抑制所述正温度系数电压电路PTAT和所述负温度系数电压电路CTAT的输出电压对电源的线性敏感度。
[0019]进一步地，所述自偏置电流源PMOS管MP1，用于反馈给所述负载MP2；所述自偏置电流源PMOS管MP3，用于反馈给所述负载Q1。
[0020]进一步地，所述负载MP2采用衬底偏置结构。
[0021]一种可穿戴设备，采用如上述的任意一项的皮瓦电压基准系统进行供电。
[0022]一种物联网应用芯片，采用如上述的任意一项的皮瓦电压基准系统进行供电。
[0023]与现有技术相比，本专利技术包括以下至少一种有益效果是：
[0024](1)通过提供一种皮瓦电压基准系统，包括：正温度系数电压电路PTA T、负温度系数电压电路CTAT、正负温度系数电压电路连接线和电压输出端V REF；所述正温度系数电压电路PTAT，用于生成正温度系数电压；所述负温度系数电压电路CTAT，用于生成负温度系数电压；所述负温度系数电压电路CTAT通过所述正负温度系数电压电路连接线与所述正温度系数电压电路PTA T并联，将生成的所述负温度系数电压与所述正温度系数电压电路PTAT生成的所述正温度系数电压相抵，形成抵扣后的输出电压；所述电压输出端VREF与所述正温度系数电压电路PTAT相连，将抵扣后的所述输出电压输出。上述技术方案，使得我们的电压基准采用正温度系数电压电路PTAT和负温度系数电压电路CTAT两个部分组成，输出的正温度系数电压和负温度系数电压以一定的系数相抵，能够形成近似零温度系数的电压。
[0025](2)通过分别在正温度系数电压电路PTAT和负温度系数电压电路CTAT上设置耗尽型NMOS管MN1 S和耗尽型NMOS管MN2S，分别构成所述正温度系数电压电路PTAT和所述负温度系数电压电路CTAT的电流源，能够改善电源抑制比。
[0026](3)通过分别在正温度系数电压电路PTAT和负温度系数电压电路CTAT上设置耗尽型NMOS管MN1 U和耗尽型NMOS管MN1 D堆叠的正双稳压拓扑结构以及耗尽型NMOS管MN2U和耗尽型NMOS管MN2D堆叠的负双稳压拓扑结构。上述技术方案，能够抑制正温度系数电压电路PTAT和负温度系数电压电路C TAT的输出电压对电源的线性敏感度。
[0027](4)通过对负载MP2采用衬底偏置结构，可以减少工艺变化影响，改善电源抑制比。
[0028](5)本专利技术最低工作电压可达到0.8V；低功耗；无需片上电容，也可达到较好的电源抑制比PSRR；且只采用普通的PMOS、耗尽型NMOS和以PNP器件。
附图说明
[0029]图1为本专利技术一种皮瓦电压基准系统的整体结构图；
[0030]图2为本专利技术正温度系数电压电路PTAT和负温度系数电压电路CTAT相抵扣生成输出电压VREF的示意图；
[0031]图3为本专利技术输出电压VREF的仿真效果示意图；
[0032]图4为本专利技术电源抑制比PSRR的仿真效果示意图。
具体实施方式
[0033]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0034]本
技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本专利技术的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。
[0035]第一实施例
[0036]如图1所示，本实施例提供了一种皮瓦电压基准系统，包括：正温度系数电压电路PTAT(图1左侧部分)、负温度系数电压电路CTAT(图1右侧部分)、正负温度系数电压电路连接线(图1中标有VB的一条线)和电压输出端VREF。
[0037]所述正温度系数电压电路PTAT，用于生成正温度系数电压；所述负温度系数电压电路CTAT，用于生成负温度系数电压；所述负温度系数电压电路C TAT通过所述正负温度系数电压电路连接线与所述正温度系数电压电路PTAT并联，将生成的所述负温度系数电压与所述正温度系数电压电路PTAT生成的所述正温度系数电压相抵，形成抵扣后的输出电压；所述电压输出端VREF与所述正温度系数电压电路PTAT相连，将抵扣后的所述输出电压输出。其中，抵扣后的输出电压为近似零温度系数的电压。如图2所示，为正温度系数电压电路PTAT和负温度系数电压电路CTAT相抵扣生成输出电压VREF的示意图。
[0038]进一步地，对于所述正温度系数电压电路PTAT，从正温度系数电压源V DD到正温度系数接地点VSS依次设置耗尽型NMOS管MN1 S、耗尽型NMOS管M N1 U、耗尽型NMOS管MN1 D、自偏置电流源PMOS管MP1、负载MP2。
[0039]进一步地，对于负温度系数电压电路CTAT，从负温度系数电压源VDD到负温度系数接地点VSS依次设置的耗尽型NMOS管MN2S、耗尽型NMOS管MN2U、耗尽型NMOS管MN2D、自偏置电流源PMOS管MP3、负载Q1。
[0040]进一步地，所述负载MP2是由PMOS管通过所述正负温度系数电压电路连接线接成的二极管；所述负载Q1是由PNP三极管组成。
[0041]进一步地，所述耗尽型NMOS管MN1 S和所述耗尽型NMOS管MN2S成对设置(MN1 S，MN2S)，为两个自调节耗尽型的NMOS管，分别构成所述正温度系数电压电路PTAT和所述负温度系数电压电路CTAT的电流源，用于改善电源抑制比。
[0042本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种皮瓦电压基准系统，其特征在于，包括：正温度系数电压电路PTAT、负温度系数电压电路CTAT、正负温度系数电压电路连接线和电压输出端VREF；所述正温度系数电压电路PTAT，用于生成正温度系数电压；所述负温度系数电压电路CTAT，用于生成负温度系数电压；所述负温度系数电压电路CTAT通过所述正负温度系数电压电路连接线与所述正温度系数电压电路PTAT并联，将生成的所述负温度系数电压与所述正温度系数电压电路PTAT生成的所述正温度系数电压相抵，形成抵扣后的输出电压；所述电压输出端VREF与所述正温度系数电压电路PTAT相连，将抵扣后的所述输出电压输出。2.根据权利要求1所述的皮瓦电压基准系统，其特征在于，所述正温度系数电压电路PTAT，具体包括：从正温度系数电压源VDD到正温度系数接地点VSS依次设置的耗尽型NM OS管MN1 S、耗尽型NMOS管MN1 U、耗尽型NMOS管MN1 D、自偏置电流源PMOS管MP1、负载MP2。3.根据权利要求2所述的皮瓦电压基准系统，其特征在于，所述负温度系数电压电路CTAT，具体包括：从负温度系数电压源VDD到负温度系数接地点VSS依次设置的耗尽型NM OS管MN2S、耗尽型NMOS管MN2U、耗尽型NMOS管MN2D、自偏置电流源PMOS管MP3、负载Q1。4.根据权利要求3所述的皮瓦电压基准系统，其特征在于，还包括：所述负载MP2是由PMOS管通过所述正负温度系数电压电...

【专利技术属性】
技术研发人员：陈琪，罗志宏，金逸伦，李永福，
申请(专利权)人：广州概伦电子技术有限公司，
类型：发明
国别省市：