全CMOS高电源抑制比高阶温度补偿的低功耗电压基准电路制造技术

本公开提供了一种全CMOS高电源抑制比高阶温度补偿的低功耗电压基准电路，可以应用于模拟电路技术领域。该电压基准电路包括：启动电路，用于启动电压基准电路；电流源电路的第一输入端与启动电路的输出端连接，电流源电路的第二输入端与电源电压连接；电流源电路的输出端与有源负载电路和三阶温度系数电流产生电路的输入端连接；其中，电流源电路的输出端电压V0的第一表达式是根据正温度系数电流得到的，其中，有源负载电路中的电流表征正温度系数电流与三阶温度系数电流之差；电流源电路的输出端电压V0的第二表达式中存在与温度相关的多项系数，且多项系数之和为0，以便得到与温度无关的电流源电路的输出端电压V0。。。

【技术实现步骤摘要】
全CMOS高电源抑制比高阶温度补偿的低功耗电压基准电路


[0001]本公开涉及模拟电路领域，尤其涉及一种全CMOS高电源抑制比高阶温度补偿的低功耗电压基准电路。

技术介绍

[0002]在模拟电路中，电压基准电路设备是一个重要的设备，能提供一个不随温度、电源电压、工艺变化的基准电压，其精度直接影响模拟系统的性能。
[0003]在电压基准电路中，温度系数是电压基准电路设备的一个非常重要的参数。温度系数衡量的是当外界温度变化时，输出基准电压变化的大小。相关技术中，电压基准电路中通常采用一阶温度补偿的方法，温度系数只能达到30ppm/℃左右。

技术实现思路

[0004]鉴于上述问题，本公开提供了一种全CMOS高电源抑制比高阶温度补偿的低功耗电压基准电路。
[0005]根据本公开的第一个方面，提供了一种全CMOS高电源抑制比高阶温度补偿的低功耗电压基准电路，包括：启动电路、电流源电路、有源负载电路以及三阶温度系数电流产生电路；
[0006]上述启动电路，用于启动上述电压基准电路；
[0007]上述电流源电路的第一输入端与上述启动电路的输出端连接，上述电流源电路的第二输入端与电源电压连接，其中，上述电流源电路用于产生正温度系数电流，上述电源电压用于为上述电流源电路提供电压；
[0008]上述电流源电路的输出端与上述有源负载电路和上述三阶温度系数电流产生电路的输入端连接，其中，上述电流源电路和上述三阶温度系数电流产生电路共同提供上述有源负载电路中的电流，上述三阶温度系数电流产生电路用于产生三阶温度系数电流；
[0009]其中，上述电流源电路的输出端电压V0的第一表达式是根据上述正温度系数电流得到的，其中，上述有源负载电路中的电流表征上述正温度系数电流与上述三阶温度系数电流之差；
[0010]上述电流源电路的输出端电压V0的第二表达式中存在与温度相关的多项系数，且上述多项系数之和为0，以便得到与温度无关的上述电流源电路的输出端电压V0；其中，上述输出端电压V0的第二表达式是根据将上述正温度系数电流的表达式和上述三阶温度系数电流的表达式代入上述输出端电压V0的第一表达式，并进行泰勒展开得到的。
[0011]根据本公开的实施例，上述启动电路包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第一PMOS管；
[0012]上述第一NMOS管的源极与上述第二NMOS管的源极连接并接地，上述第一NMOS管的漏极与上述第三NMOS管的栅极和上述第四NMOS管的源极、漏极连接；
[0013]上述第二NMOS管的栅极与漏极相连并与上述第三NMOS管的源极连接；
[0014]上述第三NMOS管的漏极与上述第一PMOS管的漏极连接；
[0015]上述第四NMOS管的漏极与源极相连，上述第四NMOS管的栅极与上述第一PMOS管的栅极、源极连接；
[0016]上述第一PMOS管的源极与栅极相连。
[0017]根据本公开的实施例，上述电流源电路包括第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管和第十二NMOS管；
[0018]上述第八NMOS管的源极与上述第九NMOS管的漏极连接，上述第八NMOS管的漏极与上述第八PMOS管的漏极、栅极和上述第三NMOS管的漏极连接，上述第八NMOS管的栅极与上述第一NMOS管的栅极和上述第十三PMOS管的漏极连接；
[0019]上述第八PMOS管的栅极与漏极相连，并与上述第三NMOS管的漏极连接；
[0020]上述第二PMOS管的源极与上述第一PMOS管的源极连接；
[0021]上述第九NMOS管的源极与上述第五NMOS管的漏极和上述第七NMOS管的源极连接，上述第九NMOS管的栅极与上述第六NMOS管的漏极和上述第九PMOS管的漏极连接；
[0022]上述第六NMOS管的源极接地，上述第六NMOS管的漏极与上述第九PMOS管的漏极连接，上述第六NMOS管的栅极与上述第七NMOS管的栅极、漏极连接；
[0023]上述第七NMOS管的栅极与漏极相连，并与上述第十PMOS管的漏极连接，上述第七NMOS管的源极与上述第五NMOS管的漏极连接；
[0024]上述第五NMOS管的源极接地，上述第五NMOS管的栅极与上述第十二NMOS管的栅极、漏极连接，其中，上述第五NMOS管用于构成等效电阻；
[0025]上述第十NMOS管的栅极与漏极相连，并与上述第十二PMOS管的漏极连接，上述第十NMOS管的源极与上述第十二NMOS管的源极和上述第十一NMOS管的漏极连接；
[0026]上述第十一NMOS管的源极接地，上述第十一NMOS管的栅极与上述第十NMOS管的栅极连接；
[0027]上述第十二NMOS管的漏极与栅极相连，并与上述第十一PMOS管的漏极连接。
[0028]根据本公开的实施例，共源共栅电流镜包括上述电流源电路中的上述第二PMOS管、上述第三PMOS管、上述第四PMOS管、上述第五PMOS管、上述第六PMOS管、上述第七PMOS管、上述第八PMOS管、上述第九PMOS管、上述第十PMOS管、上述第十一PMOS管、上述第十二PMOS管和上述第十三PMOS管，其中，上述共源共栅电流镜的输入端与上述电源电压连接；
[0029]电流源包括上述第三PMOS管、上述第四PMOS管、上述第九PMOS管、上述第十PMOS管、上述第六NMOS管和上述第七NMOS管，其中，上述电流源用于产生电流I0；
[0030]上述共源共栅电流镜中的上述第七PMOS管和上述第十三PMOS管将上述电流I0放大N倍，生成上述正温度系数电流，其中，上述共源共栅电流镜中的上述第二PMOS管、上述第三PMOS管、上述第四PMOS管、上述第五PMOS管、上述第六PMOS管、上述第八PMOS管、上述第九PMOS管、上述第十PMOS管、上述第十一PMOS管和上述第十二PMOS管的宽长比相同，上述第七PMOS管和上述第十三PMOS管的宽长比是上述参数的N倍，N为大于1的自然数；
[0031]偏置电压产生电路包括上述第十NMOS管、上述第十一NMOS管和上述第十二NMOS管。
[0032]根据本公开的实施例，上述有源负载电路包括第十三NMOS管、第十四NMOS管、第十五NMOS管和第十六NMOS管；
[0033]上述第十三NMOS管的源极与上述第十四NMOS管的漏极连接，上述第十四NMOS管的源极与上述第十五NMOS管的漏极连接，上述第十五NMOS管的源极与上述第十六NMOS管的漏极连接，上述第十六NMOS管的源极接地；
[0034]上述第十三NMOS管、上述第十四NMOS管、上本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种全CMOS高电源抑制比高阶温度补偿的低功耗电压基准电路，所述电压基准电路包括：启动电路、电流源电路、有源负载电路以及三阶温度系数电流产生电路；所述启动电路，用于启动所述电压基准电路；所述电流源电路的第一输入端与所述启动电路的输出端连接，所述电流源电路的第二输入端与电源电压连接，其中，所述电流源电路用于产生正温度系数电流，所述电源电压用于为所述电流源电路提供电压；所述电流源电路的输出端与所述有源负载电路和所述三阶温度系数电流产生电路的输入端连接，其中，所述电流源电路和所述三阶温度系数电流产生电路共同提供所述有源负载电路中的电流，所述三阶温度系数电流产生电路用于产生三阶温度系数电流；其中，所述电流源电路的输出端电压V0的第一表达式是根据所述正温度系数电流得到的，其中，所述有源负载电路中的电流表征所述正温度系数电流与所述三阶温度系数电流之差；所述电流源电路的输出端电压V0的第二表达式中存在与温度相关的多项系数，且所述多项系数之和为0，以便得到与温度无关的所述电流源电路的输出端电压V0；其中，所述输出端电压V0的第二表达式是根据将所述正温度系数电流的表达式和所述三阶温度系数电流的表达式代入所述输出端电压V0的第一表达式，并进行泰勒展开得到的。2.根据权利要求1所述的电路，其中，所述启动电路包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第一PMOS管；所述第一NMOS管的源极与所述第二NMOS管的源极连接并接地，所述第一NMOS管的漏极与所述第三NMOS管的栅极和所述第四NMOS管的源极、漏极连接；所述第二NMOS管的栅极与漏极相连并与所述第三NMOS管的源极连接；所述第三NMOS管的漏极与所述第一PMOS管的漏极连接；所述第四NMOS管的漏极与源极相连，所述第四NMOS管的栅极与所述第一PMOS管的栅极、源极连接；所述第一PMOS管的源极与栅极相连。3.根据权利要求1所述的电路，其中，所述电流源电路包括第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管和第十二NMOS管；所述第八NMOS管的源极与所述第九NMOS管的漏极连接，所述第八NMOS管的漏极与所述第八PMOS管的漏极、栅极和所述第三NMOS管的漏极连接，所述第八NMOS管的栅极与所述第一NMOS管的栅极和所述第十三PMOS管的漏极连接；所述第八PMOS管的栅极与漏极相连，并与所述第三NMOS管的漏极连接；所述第二PMOS管的源极与所述第一PMOS管的源极连接；所述第九NMOS管的源极与所述第五NMOS管的漏极和所述第七NMOS管的源极连接，所述第九NMOS管的栅极与所述第六NMOS管的漏极和所述第九PMOS管的漏极连接；所述第六NMOS管的源极接地，所述第六NMOS管的漏极与所述第九PMOS管的漏极连接，所述第六NMOS管的栅极与所述第七NMOS管的栅极、漏极连接；所述第七NMOS管的栅极与漏极相连，并与所述第十PMOS管的漏极连接，所述第七NMOS
管的源极与所述第五NMOS管的漏极连接；所述第五NMOS管的源极接地，所述第五NMOS管的栅极与所述第十二NMOS管的栅极、漏极连接，其中，所述第五NMOS管用于构成等效电阻；所述第十NMOS管的栅极与漏极相连，并与所述第十二PMOS管的漏极连接，所述第十NMOS管的源极与所述第十二NMOS管的源极和所述第十一NMOS管的漏极连接；所述第十一NMOS管的源极接地，所述第十一NMOS管的栅极与所述第十NMOS管的栅极连接；所述第十二NMOS管的漏极与栅极相连，并与所述第十一PMOS管的漏极连接。4.根据权利要求3所述的电路，其中，共源共栅电流镜包括所述电流源电路中的所述第二PMOS管、所述第三P...

【专利技术属性】
技术研发人员：左成杰，龚精武，杨春雷，
申请(专利权)人：中国科学技术大学，
类型：发明
国别省市：