一种宽电源高抑制比的带隙基准电路制造技术

本发明专利技术提供的一种宽电源供电下高电源抑制比的带隙基准电路，可以得到不受外部电源干扰的带隙基准电压，包括启动电路、带隙基准核心电路、供电转换电路，电源的波动通过供电转换电路得到抑制，再通过带隙基准核心电路的差分电路使得电源的波动进一步得到抑制，最终得到一个受电源电压波动影响较小的带隙基准电压，该结构通过电流源和稳压二极管组成的电路及差分电路共同作用的结构，提高整体电路的稳定性和电源电压范围，既减小了芯片面积、稳定性能也增强了，输出的带隙基准电压稳定、干净。干净。干净。

【技术实现步骤摘要】
一种宽电源高抑制比的带隙基准电路


[0001]本专利技术涉及集成电路
，尤其涉及一种带隙基准电路。

技术介绍

[0002]带隙基准电路的工作原理是：根据硅材料的带隙电压与温度无关的特性，利用双极性晶体管的基极
‑
发射极的电压的负温度系数与不同电流密度下两个双极性晶体管基极
‑
发射极电压的差值的正温度系数相互补偿，使输出的电压达到很低的温度漂移。
[0003]带隙基准源是集成电路中非常重要的一部分，广泛应用于需高精度电压的MEMS芯片、A/D和D/A转换器系统，电源管理芯片存储器以及开关电源等数模混合电路系统中。基准源给集成电路各个模块提供高精度、高稳定度的基准电压或偏置电流，其特性如温度系数、电源抑制比、精度等，会直接影响整个芯片系统的性能。理想的基准电压是与电源电压和温度都无关的，其精度会直接影响所在的电路系统精度，带隙基准电路输出电压的稳定性以及抗噪声能力是影响各种应用系统精度的关键因素；随着应用系统精度的不断提高，对带隙基准电路的温度、电压和工艺的稳定性要求也越来越高，现有的带隙基准电路的性能还有待提高；目前，已经有很多实现高电源电压抑制比的方法，其中一种简单有效的方法是添加较大的片外电容，其缺点是模块的面积会大大增加；另一种改善电源抑制性能的方法是采用共源共栅结构提高器件的输出阻抗，其代价是对电源电压的要求比较高。

技术实现思路

[0004]本专利技术解决的问题是提供一种带隙基准电路，以较低的代价提高带隙基准电路的性能。
[0005]为了解决现有带隙基准电路对宽电压供电、高电源抑制比的要求，本专利技术提出了一种宽电源供电的高抑制比的带隙基准电路，包括供电转换电路、启动电路以及带隙核心电路。
[0006]P沟道增强型场效应晶体管，以下简称PMOS晶体管，N沟道增强型场效应晶体管，以下简称NMOS晶体管。
[0007]一种宽电源高抑制比的带隙基准电路，包括：供电转换电路、启动电路以及带隙核心电路。
[0008]供电转换电路为带隙基准电路提供相对稳定、洁净的电压，其包括第一电流镜，第一电流镜包括第一、第二、第三、第四、第五PMOS晶体管，供电转换电路还包括稳压二极管Z3、第六PMOS晶体管，其中第六PMOS晶体管为功率管；第一、第二、第三、第四、第五、第六PMOS晶体管的源级与电源线VDD连接；稳压二极管Z3负极与第六PMOS晶体管的栅极连接；稳压二极管Z3的正极与电源地线GND连接；第一双极型晶体管的基极、集电极、第二双极型晶体管的基极、集电极相互连接。
[0009]带隙基准核心电路，其产生最终的带隙基准电压VBG，其包括差分电路、温度补偿电路；差分电路包括第九PMOS晶体管、第十PMOS晶体管、第十一PMOS晶体管、第十五NMOS晶
体管、第十六NMOS晶体管；温度补偿电路包括第一双极型晶体管、第二双极型晶体管；第一双极型晶体管、第二双极型晶体管的射级输出带隙基准电压，带隙基准核心电路还包括弥勒补偿电容，弥勒补偿电容两端分别连接电源地线GND与基准核心电压VBG输出端。
[0010]上述带隙核心电路中第一双极型晶体管、第二双极型晶体管的的沟道宽长之间的比值为n:1，n>=2，第九PMOS晶体管的栅极与第十PMOS晶体管的栅极连接、第九PMOS晶体管的漏极与第十一PMOS晶体管的漏极连接；带隙基准核心电路还包括第一电阻、第二电阻、第三电阻，第一电阻、第二电阻和第三电阻串联连接，第一电阻、第二电阻、第三电阻中至少一个为片外电阻，第三电阻一端与第二电阻连接，另一端为基准核心电压VBG输出端。
[0011]启动电路用于消除带隙核心电路简并点并使带隙核心电路正常工作，其包括第二电流镜，第二电流镜包括第七、第八、第九NMOS晶体管，第七、第八NMOS晶体管的源级与电源线VDD连接，第九NMOS晶体管的源级与电源地线GND连接；启动电路还包括接收使能信号的第十、第十一NMOS晶体管，外部使能信号作用于第十、第十一NMOS晶体管的栅极，第十一NMOS晶体管的漏极连接并作用于带隙基准核心电路中第十PMOS晶体管的栅极。
[0012]供电转换电路为带隙基准核心电路提供相对稳定、洁净的电压，供电转换电路中第一、第二、第三、第四、第五PMOS晶体管的源极连接带隙基准核心电路中第九、第十PMOS晶体管的源极，且均与电源正极VDD连接；供电转换电路中稳压二极管Z3的正极连接带隙基准核心电路中第十五、第十六NMOS晶体管的源极，且均与电源地线GND连接。
[0013]与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术公开了一种新颖的高性能带隙基准电路，该电路利用供电转换电路、带隙基准核心电路相配合技术手段，电源的波动通过供电转换电路得到初步抑制，再通过带隙基准核心电路的差分电路使得电源的波动进一步得到抑制，最终得到一个受电源电压波动影响较小的带隙基准电压，同时本专利技术电路设计更加简洁，减小了芯片的面积并很好地减少了电源电压的干扰，使得其在低温段温漂和高温段温漂都具有良好表现，电源线性调节率更优良，具有实用性。
[0014]进一步，本专利技术将第一电阻、第二电阻、第三电阻设置为外围电路元件，即片外元件，以便于调节，从而降低成本，提高产品性能，其原理是利用系统工程的思路解决元器件偏差的分布，通过第一电阻、第二电阻、第三电阻的精细调节，统一消除各元器件的偏差，得到更精准的带隙基准电压，进一步还可以调节输出电压
‑
温度曲线中零曲率点M2的分布位置，输出电压
‑
温度曲线中零曲率点M2附近拥有最小的温度系数，更好的满足客户的需求。
附图说明
[0015]图1,本专利技术所涉的一种宽电源供电下高电源抑制比的带隙基准电路总体结构；图2,本专利技术所涉的一种宽电源供电下高电源抑制比的带隙基准电路结构的供电转换电路的电路图；图3,本专利技术所涉的一种宽电源供电下高电源抑制比的带隙基准电路结构的启动电路的电路图；图4,本专利技术的带隙核心电路图；图5,本专利技术的输出带隙基准电压的温度仿真图；
图6,本专利技术的输出带隙基准电压电源抑制比仿真结果图。
具体实施方式
[0016]
技术介绍
中现有的带隙基准电路的性能较差、芯片面积较大，以下实施例通过供电转换电路、启动电路以及带隙核心电路的综合技术手段解决上述缺点。
[0017]本专利技术第一实施例，提供一种宽电源高抑制比的带隙基准电路，包括供电转换电路、启动电路以及带隙核心电路。
[0018]一种供电转换电路，参考图1，包括： PMOS晶体管PM0， PMOS晶体管PM1， PMOS晶体管PM2， PMOS晶体管PM3， PMOS晶体管PM4，组成电流镜， NMOS晶体管NM0，和电阻R1，稳压二极管Z2，稳压二极管Z3；PM0的源极、PM1的源极、PM2的源极，PM3的源极、PM4的源极相互连接，PM0的漏极、PM1的漏极与NM0的基级相互连接， PM1的漏极与稳压二极管Z3负极端连接，PM5的漏极与稳压二极管Z2的负极端连接。...

【技术保护点】

【技术特征摘要】
1.一种宽电源高抑制比的带隙基准电路，其特征在于，包括：供电转换电路、启动电路以及带隙核心电路；所述供电转换电路包括第一电流镜，所述第一电流镜包括第一、第二、第三、第四、第五PMOS晶体管，供电转换电路还包括稳压二极管Z3、第六PMOS晶体管，第六PMOS晶体管为功率管；所述带隙基准核心电路，包括差分电路、温度补偿电路；所述差分电路包括第九PMOS晶体管、第十PMOS晶体管、第十一PMOS晶体管、第十五NMOS晶体管、第十六NMOS晶体管；所述温度补偿电路包括第一双极型晶体管、第二双极型晶体管；所述供电转换电路通过电路中第一、第二、第三、第四、第五PMOS晶体管的源极连接所述带隙基准核心电路中第九、第十PMOS晶体管的源极，并均与电源正极VDD连接，从而为所述带隙基准核心电路提供电压；所述供电转换电路中稳压二极管Z3的正极连接所述带隙基准核心电路中第十五、第十六NMOS晶体管的源极，且均与电源地线GND连接；所述启动电路为带隙基准核心电路提供启动信号。2.根据权利要求1所述的宽电源高抑制比的带隙基准电路，其特征在于，所述启动电路包括第二电流镜，所述第二电流镜包括第七、第八、第九NMOS晶体管；所述启动电路还包括接收使能信号的第十、第十一NMOS晶体管。3.根据权利要求2所述的宽电源高抑制比的带隙基准电路，其特征在于，外部使能信号作用于所述启动电路中第十、第十一NMOS晶体管的栅极；所述第十一NMOS晶体管的漏极连接并作用于所述带隙基准核心电路中第十PMOS晶体管的栅极，为带隙基准核心...

【专利技术属性】
技术研发人员：孙宏建，阮昊，霍建龙，胡巧，
申请(专利权)人：上海聚迹科技有限公司，
类型：发明
国别省市：