命令地址控制电路和半导体装置以及包括其的半导体系统制造方法及图纸

本公开涉及命令地址控制电路和半导体装置以及包括其的半导体系统。该半导体装置包括命令地址控制电路。命令地址控制电路被配置为接收行命令地址信号和列命令地址信号，并且被配置为基于行命令地址信号的至少一个比特位的逻辑电平而选择性地将行命令地址信号和列命令地址信号反相。命令地址信号反相。命令地址信号反相。

【技术实现步骤摘要】
命令地址控制电路和半导体装置以及包括其的半导体系统
[0001]相关申请的交叉引用
[0002]本申请要求于2021年9月2日提交的美国临时申请号63/240,292以及于2022年7月22日提交的韩国申请号10
‑
2022
‑
0091308的优先权，其全部内容通过引用整体并入本文。


[0003]多种实施例总体涉及集成电路技术，更具体地涉及命令地址控制电路和半导体装置以及使用该命令地址控制电路和半导体装置的半导体系统。

技术介绍

[0004]电子设备包括许多电子元件，作为电子设备的计算机系统包括均通过半导体进行配置的许多半导体装置。配置计算机系统的半导体装置可以包括处理器或存储器控制器以及存储器件或储存器件。处理器或存储器控制器可以用作主设备，而存储器件或储存器件可以用作从设备。主设备可以向从设备提供命令地址信号，而从设备可以响应于命令地址信号而执行多种操作。例如，响应于命令地址信号，从设备可以执行激活操作、读取操作、写入操作等。主设备可以与时钟信号同步地向从设备提供命令地址信号。随着半导体装置成为集成的并且在功能上增强，被配置为传输(即，接收和发送)命令地址信号的引脚或焊盘的数量越来越少。因此，在近来的半导体系统中，在多个时钟周期期间通过有限数量的引脚或焊盘来传输命令地址信号的集合。

技术实现思路

[0005]在一个实施例中，一种半导体装置可以包括命令地址控制电路。命令地址控制电路可以被配置为接收行命令地址信号和列命令地址信号，并且可以被配置为基于所述行命令地址信号的至少一个比特位的逻辑电平而选择性地将所述行命令地址信号和所述列命令地址信号反相。
[0006]在一个实施例中，一种半导体装置可以包括命令地址控制电路。命令地址控制电路可以被配置为接收行命令地址信号和列命令地址信号，并且可以被配置为基于列命令地址信号的至少一个比特位而校正行命令地址信号和列命令地址信号的错误。
[0007]在一个实施例中，一种半导体装置可以包括命令地址生成电路。命令地址生成电路可以被配置为生成行命令地址信号和列命令地址信号，行命令地址信号包括包含反相信息的比特位，以及列命令地址信号包括包含奇偶校验的比特位，并且可以被配置为与时钟信号同步地发送行命令地址信号和列命令地址信号。
[0008]在一个实施例中，一种半导体系统可以包括第一半导体装置和第二半导体装置。第一半导体装置可以被配置为生成行命令地址信号和列命令地址信号，行命令地址信号包括包含反相信息的比特位，以及列命令地址信号包括包含奇偶校验的比特位，以及第一半导体装置被配置为将行命令地址信号和列命令地址信号作为命令地址信号集合来发送。第二半导体装置可以被配置为接收命令地址信号集合，被配置为基于包含反相信息的比特位
而选择性地将命令地址信号集合反相，并且被配置为基于包含奇偶校验的比特位而校正命令地址信号集合的错误。
[0009]在一个实施例中，一种命令地址控制电路可以包括反相电路、行控制电路和列控制电路。反相电路可以被配置为接收行命令地址信号和列命令地址信号，以及被配置为基于行命令地址信号的比特位而选择性地将行命令地址信号和列命令地址信号反相，以生成内部行命令地址信号和内部列命令地址信号。行控制电路可以被配置为基于内部行命令地址信号生成行命令信号和行地址信号。列控制电路可以被配置为基于内部列命令地址信号生成列命令信号和列地址信号。
[0010]在一个实施例中，一种命令地址控制电路可以包括纠错电路、行控制电路和列控制电路。纠错电路可以被配置为接收行命令地址信号和列命令地址信号，以及被配置为基于列命令地址信号的比特位而校正行命令地址信号和列命令地址信号的错误，以生成内部行命令地址信号和内部列命令地址信号。行控制电路可以被配置为基于内部行命令地址信号生成行命令信号和行地址信号。列控制电路可以被配置为基于内部列命令地址信号生成列命令信号和列地址信号。
附图说明
[0011]图1是示出根据一个实施例的半导体系统的配置的图。
[0012]图2A是示出根据比较示例的命令地址信号的配置的表。
[0013]图2B是示出根据一个实施例的命令地址信号的配置的表。
[0014]图3是示出根据一个实施例的命令地址控制电路的配置的图。
具体实施方式
[0015]图1是示出根据一个实施例的半导体系统100的配置的图。参考图1，半导体系统100可以包括第一半导体装置110和第二半导体装置120。第一半导体装置110可以提供用于第二半导体装置120操作的多种控制信号。第一半导体装置110可以包括多种类型的设备。例如，第一半导体装置110可以是主机设备，例如中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)、数字信号处理器、应用处理器(AP)和存储器控制器。例如，第二半导体装置120可以是存储器件，并且该存储器件可以包括易失性存储器和非易失性存储器。易失性存储器可以包括静态随机存取存储器(静态RAM：SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可擦除可编程ROM(EEPROM)、电可编程ROM(EPROM)、闪存、相变RAM(PRAM)、磁RAM(MRAM)、电阻式RAM(RRAM)、铁电式RAM(FRAM)等。
[0016]第二半导体装置120可以通过多条总线被耦接至第一半导体装置110。每一条总线可以是用于传输信号的信号传输路径、链路或通道。多条总线可以包括时钟总线101、命令地址总线102和数据总线103。时钟总线101和命令地址总线102中的每一个可以是从第一半导体装置110到第二半导体装置120的单向总线。数据总线103可以是第一半导体装置110与第二半导体装置120之间的双向总线。第二半导体装置120可以通过时钟总线101被耦接至第一半导体装置110，并且可以通过时钟总线101从第一半导体装置110接收时钟信号WCK。时钟信号WCK可以包括一个或多个时钟信号对。第二半导体装置120可以通过命令地址总线
102被耦接至第一半导体装置110，并且可以通过命令地址总线102从第一半导体装置110接收命令地址信号CA<0:4>。命令地址信号CA<0:4>可以包括多个比特位。基于时钟信号WCK，第二半导体装置120可以接收命令地址信号CA<0:4>。第二半导体装置120可以通过数据总线103被耦接至第一半导体装置110。第二半导体装置120可以通过数据总线103从第一半导体装置110接收数据DQ并且可以向第一半导体装置110发送数据DQ。数据输入操作和/或写入操作可以被定义为从第一半导体装置110向第二半导体装置120传输数据DQ的操作。数据输出操作和/或读取操作可以被定义为从第二半导体装置120向第一半导体装置110传输数据DQ的操作。
[0017]第一半导体装置110本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：命令地址控制电路，其：接收行命令地址信号和列命令地址信号；以及基于所述行命令地址信号中的至少一个比特位的逻辑电平而选择性地将所述行命令地址信号和所述列命令地址信号反相。2.根据权利要求1所述的半导体装置，其中，所述命令地址控制电路：通过在时钟信号的多个周期期间接收命令地址信号而接收所述行命令地址信号和所述列命令地址信号。3.根据权利要求1所述的半导体装置，其中，所述命令地址控制电路：基于所述列命令地址信号的至少一个比特位而校正所述行命令地址信号和所述列命令地址信号的错误。4.一种半导体装置，包括：命令地址控制电路，其：接收行命令地址信号和列命令地址信号；以及基于所述列命令地址信号的至少一个比特位而校正所述行命令地址信号和所述列命令地址信号的错误。5.根据权利要求4所述的半导体装置，其中，所述命令地址控制电路：在时钟信号的多个周期期间通过接收命令地址信号而接收所述行命令地址信号和所述列命令地址信号。6.根据权利要求4所述的半导体装置，其中，所述命令地址控制电路：基于所述行命令地址信号的至少一个比特位而选择性地将所述行命令地址信号和所述列命令地址信号反相。7.一种半导体装置，包括：命令地址生成电路，其：生成行命令地址信号和列命令地址信号，所述行命令地址信号包括包含反相信息的一个比特位，以及所述列命令地址信号包括包含奇偶校验的一个比特位；以及与时钟信号同步地发送所述行命令地址信号和所述列命令地址信号。8.根据权利要求7所述的半导体装置，其中，所述命令地址生成电路：在所述时钟信号的多个周期期间通过发送命令地址信号而发送所述行命令地址信号和所述列命令地址信号。9.一种半导体系统，包括：第一半导体装置，其：生成行命令地址信号和列命令地址信号，所述行命令地址信号包括包含反相信息的一个比特位，以及所述列命令地址信号包括包含奇偶校验的一个比特位，以及将所述行命令地址信号和所述列命令地址信号作为命令地址信号集合来发送；以及第二半导体装置，其：接收所述命令地址信号集合，基于包含所述反相信息的所述一个比特位而选择性地将所述命令地址信号集合反相，以及基于包含所述奇偶校验的所述一个比特位而校正所述命令地址信号集合的错误。10.根据权利要求9所述的半导体系统，其中，所述第一半导体装置：在时钟信号的多个周期期间通过发送命令地址信号而发送所述命令地址信号集合。11.一种命令地址控制电路，包括：
反相电路，其：接收行命令地址信号和列命令地址信号；以及基于所述行命令地址信号中的一个比特位而选择性地将所述行命令地址信号和所述列命令地址信号反相，以生成内部行命令地址信号和内部列命令地址信号；行控制电路，其基于所述内部行命令地址信号生成行命令信号和行地址信号；以及列控制电路，其基于所述内部列命令地址信号生成列命令信号和列地址信号。12.根据权利要求11所述的命令地址控制电路，其中，当所述一个比特位处于第一逻辑电平时，所述反相电路将所述行命令地址信号和所述列命令地址信号反相，以生成所述内部行命令地址信号和所述内部列...

【专利技术属性】
技术研发人员：郑世罗，金敬勋，朴智焕，郑夏俊，车载薰，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：