一种基于厚栅氧器件的耐高压小温漂系数带隙基准电路制造技术

本发明专利技术公开一种基于厚栅氧器件的耐高压小温漂系数带隙基准电路，属于半导体集成电路领域，包括第一PMOS管、第一晶体管、第二晶体管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第一电容、第二电容、一个修调模块和一个误差放大器。本发明专利技术中，第七电阻和第二电容串联形成二阶弥勒补偿，起到带隙基准系统频率特性更加稳定的作用，并且电路结构简单、功耗低，输入耐压高达60V，可以输出高压基准为5V，比普通的带隙基准有耐高压、温漂系数小、功耗低、输出噪声小、高的电源抑制比等优点。本发明专利技术的应用范围广，可用于所有电源模块基准电压使用，如LDO中的基准和DCDC当中的参考电压。DCDC当中的参考电压。DCDC当中的参考电压。

【技术实现步骤摘要】
一种基于厚栅氧器件的耐高压小温漂系数带隙基准电路


[0001]本专利技术涉及半导体集成电路
，特别涉及一种基于厚栅氧器件的耐高压小温漂系数带隙基准电路。

技术介绍

[0002]随着电力电子技术的高速发展以及半导体集成技术的进步，各种类型的电子产品广泛进入人们的日常生活。在许多电力电子设备应用场合，都需要电源模块作为能源供给，其中电源模块如LDO、DCDC当中耐高压的带隙基准作为误差放大器的参考电压尤为重要。尤其是精度高的电源模块需要的带隙基准也会要求有高的电源抑制比、噪声小、功耗低、温漂系数小等特点。
[0003]在传统的带隙基准电路当中通常采用的是普通NMOS和PMOS管，具有温漂系数大、低的电源抑制比、噪声大、功耗高等缺点；因此，需要从结构或者器件选型来克服以上缺点。

技术实现思路

[0004]本专利技术的目的在于提供一种基于厚栅氧器件的耐高压小温漂系数带隙基准电路，以解决现有带隙基准电路结构复杂、耐压低、功耗大、温漂系数大、噪声大、低的电源抑制比的问题。
[0005]为解决上述技术问题，本专利技术提供了一种基于厚栅氧器件的耐高压小温漂系数带隙基准电路，包括第一PMOS管、第一晶体管、第二晶体管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第一电容、第二电容、一个修调模块和一个误差放大器；其中，
[0006]所述第一PMOS管的源极接输入电压信号VDD，栅端接所述误差放大器的输出端，漏极同时接所述第四电阻的第一端、所述第五电阻的第一端、所述第六电阻的第一端和所述第七电阻的第一端；
[0007]所述第四电阻的第二端接所述第三电阻的第一端，所述第三电阻的第二端接地；所述第一晶体管的集电极接所述第五电阻的第二端，基极接所述第二晶体管的基极，发射极接所述第一电阻的第一端；第一电容的第一端接第一晶体管的集电极，第二端接第一晶体管的基极；
[0008]所述第二晶体管的集电极接所述第六电阻的第二端，发射极接所述第二电阻第一端，所述第二电阻的第二端接所述第一电阻的第一端；所述第一电阻的第二端接修调模块的第一端，所述修调模块的第二端接地；
[0009]所述误差放大器的正向端接所述第六电阻的第二端，反向端接所述第五电阻的第二端；所述误差放大器的第一端接输入电压VDD，第二端接地；所述第七电阻的第二端接所述第二电容的第一端，所述第二电容的第二端接所述误差放大器的输出端。
[0010]在一种实施方式中，所述误差放大器包括第一NMOS管、第二NMOS管、第三NMOS管、第二PMOS管、第三PMOS管、第三电容、第四电容；其中，
[0011]所述第二PMOS管的源极接输入电压VDD，漏极接自身栅极；第一NMOS管的栅极接第三电容的第一端，第三电容的第二端接地GND；第一NMOS管的源极接第三NMOS管的漏极，第三NMOS管的栅极接电压偏置V
BIAS
，第三NMOS管的源极接地GND；
[0012]第三PMOS管的源极接输入电压VDD，栅极接第二PMOS管的栅极，漏极接第二NMOS管的漏极；第二NMOS管的漏极接第四电容的第一端，第四电容的第二端接地GND，第二NMOS管的栅极接参考电压V
REF
，第二NMOS管的源极接第三NMOS管的漏极。
[0013]本专利技术提供的一种基于厚栅氧器件的耐高压小温漂系数带隙基准电路，具有二阶弥勒补偿使系统具有更加稳定的功能，有耐高压、温漂系数小、功耗低、输出噪声小、高的电源抑制比等优点。
附图说明
[0014]图1是本专利技术提供的一种基于厚栅氧器件的耐高压小温漂系数带隙基准电路的结构示意图。
[0015]图2是误差放大器的结构示意图。
具体实施方式
[0016]以下结合附图和具体实施例对本专利技术提出的一种基于厚栅氧器件的耐高压小温漂系数带隙基准电路作进一步详细说明。根据下面说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0017]本专利技术提供一种基于厚栅氧器件的耐高压小温漂系数带隙基准电路，其结构如图1所示，包括PMOS管MP1、晶体管Q1～Q2、电阻R1～R7、电容C1～C2、一个修调模块、一个误差放大器EA。
[0018]PMOS管MP1的源极接输入电压信号VDD，漏极接电阻R4的第一端，栅极接误差放大器EA的输出端；电阻R4的第二端接电阻R3的第一端，电阻R3的第二端接地；电阻R5的第一端接PMOS管MP1的漏极，电阻R5的第二端接晶体管Q1的集电极，电容C1的第一端接晶体管Q1的集电极，电容C1的第二端接晶体管Q1的基极；晶体管Q1的基极接晶体管Q2的基极，晶体管Q1的发射极接电阻R1的第一端，电阻R1的第二端接修调模块的第一端，修调模块的第二端接地。电阻R6的第一端接PMOS管MP1的漏极，电阻R6的第二端接误差放大器EA的正向端；电阻R5的第二端接误差放大器EA的反向端；电阻R6的第二端接晶体管Q2的集电极，晶体管Q2的发射极接电阻R2的第一端，电阻R2的第二端接电阻R1的第一端，误差放大器EA的第一端接输入电压VDD，误差放大器EA的第二端接地；电阻R7的第一端接PMOS管MP1的漏极，电阻R7的第二端接电容C2的第一端，电容C2的第二端接误差放大器EA的输出端。
[0019]图2是本专利技术中误差放大器EA的结构示意图，所述误差放大器包括NMOS管MN1、NMOS管MN2、NMOS管MN3、PMOS管MP2、PMOS管MP3、电容C3、电容C4。其中，PMOS管MP2的源极接输入电压VDD，PMOS管MP2的漏极接自身的栅极。NMOS管MN1的栅极接电容C3的第一端，电容C3的第二端接地GND；NMOS管MN1的源极接NMOS管MN3的漏极，NMOS管的MN3栅极接电压偏置V
BIAS
，NMOS管MN3的源极接地GND；PMOS管的MP3的源极接输入电压VDD，PMOS管MP3的漏极接NMOS管MN2的漏极，NMOS管MN2的漏极接电容C4的第一端，电容C4的第二端接地GND，NMOS管
MN2的栅极接参考电压V
REF
，NMOS管MN2的源极接NMOS管MN3的漏极。
[0020]电路具体工作原理如下：
[0021]误差放大器EA的正向端和反向端为虚短虚端，提供给晶体管Q2和晶体管Q1的集电极两个相等的电压，晶体管Q1和晶体管Q2的基极电压做差形成一个正温度系数的电压落在电阻R2上，电阻R2上的压差加上晶体管Q2发射极的压差最终会输出一个与温度和电压无关的零温度系数电压，此零温度系数的电压和电阻R3和电阻R4运算最终输出5V的参考电压。在此过程中，误差放大器EA的输出电压会使PMOS管MP1栅极的线性打开，调节PMOS管MP1栅极的开度大小，电阻R7和电容C2串联形成二阶弥勒补偿，起到带隙基准系统频率特性更加稳定的作用。
[0022]通过实例分析，可以发现本专利技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于厚栅氧器件的耐高压小温漂系数带隙基准电路，其特征在于，包括第一PMOS管、第一晶体管、第二晶体管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第一电容、第二电容、一个修调模块和一个误差放大器；其中，所述第一PMOS管的源极接输入电压信号VDD，栅端接所述误差放大器的输出端，漏极同时接所述第四电阻的第一端、所述第五电阻的第一端、所述第六电阻的第一端和所述第七电阻的第一端；所述第四电阻的第二端接所述第三电阻的第一端，所述第三电阻的第二端接地；所述第一晶体管的集电极接所述第五电阻的第二端，基极接所述第二晶体管的基极，发射极接所述第一电阻的第一端；第一电容的第一端接第一晶体管的集电极，第二端接第一晶体管的基极；所述第二晶体管的集电极接所述第六电阻的第二端，发射极接所述第二电阻第一端，所述第二电阻的第二端接所述第一电阻的第一端；所述第一电阻的第二端接修调模块的第一端，所述修调模块的第二端接地；所述误差放大器的正向端接所述第六电阻的第二端，反向端接所述第五电阻的第二端...

【专利技术属性】
技术研发人员：王兴，李现坤，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：