带隙基准电路及带隙基准源电路制造技术

技术编号:37493416 阅读:27 留言:0更新日期:2023-05-07 09:31
一种带隙基准电路及带隙基准源电路,带隙基准电路包括:共源共栅电流镜、第一共源共栅单元、第一运算放大单元以及输出单元,其中:第一共源共栅单元,与共源共栅电流镜耦接,适于对共源共栅电流镜的输出电流进行镜像;其输出端与第一运算放大单元的偏置输入端耦接;第一运算放大单元,其第一输入端与共源共栅电流镜的第二支路耦接,其第二输入端与共源共栅电流镜的第一支路耦接,其输出端与共源共栅电流镜的控制端耦接;输出单元,其控制端与共源共栅电流镜的控制端耦接,其输出端输出参考电压。采用上述方案,能够提高镜像电流的精确度以及电源抑制比。电源抑制比。电源抑制比。

【技术实现步骤摘要】
带隙基准电路及带隙基准源电路


[0001]本专利技术涉及电子电路
,尤其涉及一种带隙基准电路及带隙基准源电路。

技术介绍

[0002]随着集成电路规模越来越大,半导体工艺尺寸降低,工艺线宽减小,低压低功耗已成为发展趋势。同时,面对混合信号电路系统中电源的噪声,高电源抑制比也是必然要求,因此适用于低压结构的高电源抑制比带隙基准源具有广阔的应用空间与前景。
[0003]在低压、低温及慢速工艺角条件的共同作用下,带隙基准电路中的电流镜部分,供其消耗的电压余度是极其有限的。由于漏源电压被压低,导致镜像电流精确度较差,电源抑制比较低。

技术实现思路

[0004]本专利技术实施例解决的是带隙基准电路中的镜像电流精确度较差,电源抑制比较低的技术问题。
[0005]为解决上述技术问题,本专利技术实施例提供一种带隙基准电路,包括:共源共栅电流镜、第一共源共栅单元、第一运算放大单元以及输出单元,其中:所述第一共源共栅单元,与所述共源共栅电流镜耦接,适于对所述共源共栅电流镜的输出电流进行镜像;其输出端与所述第一运算放大单元的偏置输入端耦接;所述第一运算放大单元,其第一输入端与所述共源共栅电流镜的第二支路耦接,其第二输入端与所述共源共栅电流镜的第一支路耦接,其输出端与所述共源共栅电流镜的控制端耦接;所述输出单元,其控制端与所述共源共栅电流镜的控制端耦接,其输出端输出参考电压。
[0006]可选的,所述带隙基准电路还包括:钳位单元,用于将所述共源共栅电流镜的第二支路上的电压钳位在所述参考电压。r/>[0007]可选的,所述钳位单元包括第二运算放大单元,其中:所述第二运算放大单元,其第一输入端与所述共源共栅电流镜的第二支路耦接,其第二输入端与所述输出单元耦接,其输出端与所述输出单元的控制端耦接。
[0008]可选的,所述共源共栅电流镜包括第一电流镜单元以及第二电流镜单元;所述第一电流镜单元的控制端,与所述第一运算放大单元的输出端、所述第一共源共栅单元的第一端、所述输出单元的第一端耦接;所述第二电流镜单元的控制端,与所述第一共源共栅单元的第二端耦接。
[0009]可选的,所述共源共栅电流镜包括:第一PMOS管、第二PMOS管、第三PMOS管以及第四PMOS管,其中:所述第一PMOS管,其源极输入电源电压,其栅极与所述第二PMOS管的栅极耦接,其漏极与所述第三PMOS管的源极耦接;所述第二PMOS管,其源极输入所述电源电压,其栅极与所述第一运算放大单元的输出端耦接,其漏极与所述第四PMOS管的源极耦接;所述第三PMOS管,其栅极与所述第四PMOS管的栅极耦接,其漏极与所述第一运算放大单元的第二输入端耦接;所述第四PMOS管,其漏极与所述第一运算放大单元的第一输入端耦接;所
述第一PMOS管与所述第二PMOS管组成所述第一电流镜单元;所述第三PMOS管与所述第四PMOS管组成所述第二电流镜单元。
[0010]可选的,所述共源共栅电流镜还包括:第一电阻、第二电阻、第三电阻、第一二极管以及第二二极管,其中:所述第一电阻,其第一端与所述第三PMOS管的漏极耦接,其第二端接地;所述第一二极管,其正极与所述第三PMOS管的漏极耦接,其负极接地;所述第二电阻,其第一端与所述第四PMOS管的漏极耦接,其第二端与所述第三电阻的第一端、所述第二二极管的正极耦接;所述第三电阻,其第二端接地;所述第二二极管,其正极与所述第三电阻的第一端耦接,其负极接地。
[0011]可选的,所述输出单元包括:第五PMOS管以及第六PMOS管、第四电阻,其中:所述第五PMOS管,其源极输入电源电压,其栅极与所述第一运算放大单元的输出端耦接,其漏极与所述第六PMOS管的源极耦接;所述第六PMOS管,其栅极与所述第二电流镜单元的控制端耦接,其漏极与所述第四电阻的第一端、所述输出单元的输出端耦接;所述第四电阻,其第二端接地。
[0012]可选的,所述第二运算放大单元,其第一输入端与所述第二PMOS管的漏极耦接,其第二输入端与所述第五PMOS管的漏极耦接,其输出端与所述第六PMOS管的栅极耦接。
[0013]可选的,所述第一共源共栅单元包括:第七PMOS管以及第八PMOS管,其中:所述第七PMOS管,其源极输入电源电压,其栅极与所述第一运算放大单元的输出端耦接,其漏极与所述第八PMOS管的源极耦接;所述第八PMOS管,其栅极与所述第二电流镜单元的控制端耦接,其源极与所述第一共源共栅单元的输出端耦接。
[0014]本专利技术实施例还提供了一种带隙基准源电路,包括启动电路,以及上述任一种所述的带隙基准电路;其中:所述启动电路,与所述带隙基准电路耦接,适于向所述带隙基准电路输出启动电流。
[0015]与现有技术相比,本专利技术实施例的技术方案具有以下有益效果:
[0016]带隙基准电路中的第一运算放大单元的偏置输入端输入的偏置电流,是带隙基准电路自身产生的零温度系数电流,温度系数的一致性使得第一运算放大单元的输出端电压与其对称端电压一致,也即第一运算放大单元内部PMOS电流镜的栅压与第一PMOS管、第二PMOS管构成的电流镜的栅压相等,保证了电流的精确复制,减少了高频电源纹波和温度对带隙基准电路的影响。
[0017]进一步,通过设置钳位单元,使得共源共栅电流镜第二支路上的电压与输出单元上的电压相等,可以进一步提高电流的精确复制。
[0018]此外,采用第二运算放大单元作为钳位单元,在实现钳位效果的基础上,将输出单元中PMOS管的阻抗提升了第二运算放大单元的本征增益倍,减少了输出单元中的电阻的分压,可以进一步提高电源抑制比。
附图说明
[0019]图1是本专利技术实施例中的一种带隙基准电路的电路结构图;
[0020]图2是本专利技术实施例中的另一种带隙基准电路的电路结构图;
[0021]图3是本专利技术实施例中的一种带隙基准源电路的电路结构图;
[0022]图4是本专利技术实施例中的一种运算放大单元的电路结构图。
具体实施方式
[0023]如上述
技术介绍
中所述,现有的带隙基准电路,存在镜像电流精确度较差,电源抑制比较低的问题。
[0024]在本专利技术实施例中,带隙基准电路中的第一运算放大单元的偏置输入端输入的偏置电流,是带隙基准电路自身产生的零温度系数电流,温度系数的一致性使得第一运算放大单元的输出端电压与其对称端电压一致,也即第一运算放大单元内部PMOS电流镜的栅压与第一PMOS管、第二PMOS管构成的电流镜的栅压相等,保证了电流的精确复制,减少了高频电源纹波和温度对带隙基准电路的影响。
[0025]为使本专利技术的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本专利技术的具体实施例做详细的说明。
[0026]本专利技术实施例提供了一种带隙基准电路,包括:共源共栅电流镜、第一共源共栅单元、第一运算放大单元以及输出单元。
[0027]在本专利技术实施例中,第一共源共栅单元,可以与共源共栅电流镜耦接,适于对共源共栅电流镜的输出电流进行镜像;第一共源共栅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带隙基准电路,其特征在于,包括:共源共栅电流镜、第一共源共栅单元、第一运算放大单元以及输出单元,其中:所述第一共源共栅单元,与所述共源共栅电流镜耦接,适于对所述共源共栅电流镜的输出电流进行镜像;其输出端与所述第一运算放大单元的偏置输入端耦接;所述第一运算放大单元,其第一输入端与所述共源共栅电流镜的第二支路耦接,其第二输入端与所述共源共栅电流镜的第一支路耦接,其输出端与所述共源共栅电流镜的控制端耦接;所述输出单元,其控制端与所述共源共栅电流镜的控制端耦接,其输出端输出参考电压。2.如权利要求1所述的带隙基准电路,其特征在于,还包括:钳位单元,用于将所述共源共栅电流镜的第二支路上的电压钳位在所述参考电压。3.如权利要求2所述的带隙基准电路,其特征在于,所述钳位单元包括第二运算放大单元,其中:所述第二运算放大单元,其第一输入端与所述共源共栅电流镜的第二支路耦接,其第二输入端与所述输出单元耦接,其输出端与所述输出单元的控制端耦接。4.如权利要求3所述的带隙基准电路,其特征在于,所述共源共栅电流镜包括第一电流镜单元以及第二电流镜单元;所述第一电流镜单元的控制端,与所述第一运算放大单元的输出端、所述第一共源共栅单元的第一端、所述输出单元的第一端耦接;所述第二电流镜单元的控制端,与所述第一共源共栅单元的第二端耦接。5.如权利要求4所述的带隙基准电路,其特征在于,所述共源共栅电流镜包括:第一PMOS管、第二PMOS管、第三PMOS管以及第四PMOS管,其中:所述第一PMOS管,其源极输入电源电压,其栅极与所述第二PMOS管的栅极耦接,其漏极与所述第三PMOS管的源极耦接;所述第二PMOS管,其源极输入所述电源电压,其栅极与所述第一运算放大单元的输出端耦接,其漏极与所述第四PMOS管的源极耦接;所述第三PMOS管,其栅极与所述第四PMOS管的栅极耦接,其漏极与所述第一运算放大单元的第二输入端耦接;所述第四PMOS管,其漏极与所述第一运算放大单元的第一输入端耦接;所述第一PMOS管...

【专利技术属性】
技术研发人员:孙亚楠王嘉奇
申请(专利权)人:展讯通信上海有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1