一种MCU访问系统技术方案

本申请公开一种MCU访问系统，MCU访问系统包括cache存储器和MCU；MCU用于通过cache存储器对DDR存储器进行访问；cache存储器连接在MCU和DDR存储器之间；cache存储器和DDR存储器设置在MCU的外部；其中，cache存储器用于以突发传输操作的方式访问DDR存储器；MCU用于以单次传输操作的方式或以突发传输操作的方式访问cache存储器。问cache存储器。问cache存储器。

【技术实现步骤摘要】
一种MCU访问系统


[0001]本专利技术涉及计算机体系结构与处理器微结构设计的
，具体涉及一种MCU访问系统。

技术介绍

[0002]MCU（Microcontroller Unit，即微控制器）具有实时性高，响应迅速的特点，因此在RTOS（Real Time Operating System，即实时操作系统)中被广泛应用。但是在RTOS中，MCU访问DDR（Double Data Rate Synchronous Dynamic Random Access Memory，简称为DDR，即双倍速率同步动态随机存储器）等外部存储器时速度很慢，因此需要在MCU内嵌入专门的SRAM（Static Random Access Memory，即静态随机存取存储器）或eFlash（e是embedding的意思，可以理解为嵌入到芯片中的flash，称之为嵌入式闪存），形成嵌入式存储器（也称之为于片内存储器或内嵌存储器）进行相关指令数据的存储。
[0003]为了应对较为复杂的应用程序，需要在MCU内部嵌入大容量的SRAM和flash进行指令的执行和存储，在这一情况下，由于嵌入的SRAM和flash成本很高，所以不利于MCU的成本控制且指令执行效率低下，这样就对MCU的应用程序开发造成了很大的限制。

技术实现思路

[0004]本申请公开一种MCU访问系统，具体的技术方案如下：一种MCU访问系统，MCU访问系统包括cache存储器和MCU；MCU用于通过cache存储器对DDR存储器进行访问；cache存储器与MCU连接；cache存储器和DDR存储器设置在MCU的外部；cache存储器用于以突发传输操作的方式访问DDR存储器；MCU用于以单次传输操作的方式或以突发传输操作的方式访问cache存储器。
[0005]进一步地，MCU在一个时钟周期内以目标类型传输操作的方式进行访问的情况下，从cache存储器内获取的数据的数量是大于从DDR存储器内获取的数据的数量；其中，目标类型传输操作是突发传输操作或单次传输操作；所述MCU在一个时钟周期内对所述cache存储器突发传输操作过的地址单元的数量等于所述MCU在一个时钟周期内对所述cache存储器单次传输操作过的地址单元的数量。
[0006]进一步地，所述MCU的内部不设置目标片内存储器，以使cache存储器代替目标片内存储器缓存MCU与DDR存储器之间传输的数据；其中，所述DDR存储器的容量大于所述cache存储器的容量。
[0007]进一步地，所述目标片内存储器包括嵌入式SRAM或嵌入式flash；所述目标片内存储器、所述MCU、所述cache存储器和所述DDR存储器设置在同一电路板的情况下，所述MCU不嵌入所述目标片内存储器。
[0008]进一步地，所述cache存储器包括多条缓存行；所述cache存储器，用于根据所述MCU的读请求指令，将所述DDR存储器内所存储的第一目标数据读取出来并存储到对应的缓存行中，然后通知所述MCU读取对应的缓存行中的数据，以使所述MCU索引到第一目标数据；
所述cache存储器，还用于根据所述MCU的写请求指令，接收所述MCU输出的第二目标数据并存储到对应的缓存行中；其中，读请求指令是在突发传输操作下配置出来；写请求指令是在单次传输操作或突发传输操作下配置出来。
[0009]进一步地，所述MCU每次从所述cache存储器读取第一目标数据之前，依次对各条缓存行进行数据索引；若所述第一目标数据存在于当前索引的一条缓存行中，则从当前索引的一条缓存行中读取所述第一目标数据；若所述第一目标数据不存在于所述cache存储器内所有的缓存行中，则触发所述cache存储器一次性从所述DDR存储器中读取出一个突发长度的数据，并存储起来以更新掉对应缓存行中的数据，直至所述MCU从当前索引的一条缓存行中读取所述第一目标数据；其中，所述cache存储器一次性从所述DDR存储器中读取出一个突发长度的地址单元内的数据的方式是突发读操作；突发长度表示一次突发传输操作下传输的连续的地址单元的数量；所述突发传输操作是突发读操作或突发写操作。
[0010]进一步地，突发长度等于第一预设参数与缓存行长度的乘积；其中，突发长度小于或等于缓存行长度；缓存行长度是一条缓存行当中设置的连续的地址单元的数量；第一预设参数等于数值1时，所述cache存储器一次性从所述DDR存储器中读取出的数据更新掉最早被所述MCU读取的一条缓存行中全部的数据；第一预设参数小于数值1且大于数值0时，所述cache存储器一次性从所述DDR存储器中读取出的数据更新掉最早被所述MCU读取的一条缓存行中的部分数据，该部分数据占据的地址单元的数量与最早被所述MCU读取的一条缓存行所有地址单元的数量的比值是第一预设参数；其中，每个地址单元的数据存储容量相等。
[0011]进一步地，所述MCU对所述cache存储器的读操作是单次读操作或突发读操作，所述MCU对所述cache存储器的写操作是突发写操作或单次写操作；其中，单次长度表示一次所述单次传输操作下传输的连续的地址单元的数量，单次长度小于突发长度；其中，所述单次传输操作是单次读操作或单次写操作。
[0012]进一步地，在所述cache存储器中，每条缓存行中的地址单元的数量都是相等，而且，每个地址单元设置的数据位宽是相等，以使所述cache存储器由多行多列的数据块组成。
[0013]进一步地，所述cache存储器的容量是等于所述缓存行的总条数、所述缓存行长度与预设数据位宽的乘积，其中，每个地址单元存储的数据都是预设数据位宽的指令。
[0014]本申请的技术效果在于：本申请公开的MCU与DDR存储器之间连接上专门的cache存储器，以使cache存储器代替所述目标片内存储器加入所述MCU和所述DDR存储器之间的数据通路中，cache存储器用于以突发传输操作的方式访问DDR存储器；MCU用于以单次传输操作的方式或以突发传输操作的方式访问cache存储器，使得MCU通过cache存储器从DDR存储器获取数据的速率整体上是大于直接从DDR存储器获取数据。从而通过所述cache存储器与DDR存储器的协作来保证MCU的取指操作能够快速高效地进行。
[0015]由于MCU在一个时钟周期内对所述cache存储器突发传输操作过的地址单元的数量等于MCU在一个时钟周期内对所述cache存储器单次传输操作过的地址单元的数量，以使得MCU采用突发传输操作访问所述cache存储器和采用单次传输操作的方式访问所述cache存储器在同一时钟周期内的传输过的数据的数量是一样；所以，MCU在不设置目标片内存储
器的情况下通过cache存储器对DDR存储器的访问不会受到单次传输操作的影响（来源于MCU以单次传输操作的方式访问DDR存储器的效率约束）。
[0016]由于MCU在一个时钟周期内以目标类型传输操作的方式进行访问的情况下，访问所述cache存储器是快于访问所述DDR存储器；所以，在所述cache存储器预先存有所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种MCU访问系统，其特征在于，MCU访问系统包括cache存储器和MCU；MCU用于通过cache存储器对DDR存储器进行访问；cache存储器与MCU连接，cache存储器和DDR存储器设置在MCU的外部；cache存储器用于以突发传输操作的方式访问DDR存储器；MCU用于以单次传输操作的方式或以突发传输操作的方式访问cache存储器。2.根据权利要求1所述MCU访问系统，其特征在于，MCU在一个时钟周期内以目标类型传输操作的方式进行访问的情况下，从cache存储器内获取的数据的数量是大于从DDR存储器内获取的数据的数量；其中，目标类型传输操作是突发传输操作或单次传输操作；所述MCU在一个时钟周期内对所述cache存储器突发传输操作过的地址单元的数量等于所述MCU在一个时钟周期内对所述cache存储器单次传输操作过的地址单元的数量。3.根据权利要求2所述MCU访问系统，其特征在于，所述MCU的内部不设置目标片内存储器，以使cache存储器代替目标片内存储器缓存MCU与DDR存储器之间传输的数据；其中，所述DDR存储器的容量大于所述cache存储器的容量。4.根据权利要求3所述MCU访问系统，其特征在于，所述目标片内存储器包括嵌入式SRAM或嵌入式flash；所述目标片内存储器、所述MCU、所述cache存储器和所述DDR存储器设置在同一电路板的情况下，所述MCU不嵌入所述目标片内存储器。5.根据权利要求2所述MCU访问系统，其特征在于，所述cache存储器包括多条缓存行；所述cache存储器，用于根据所述MCU的读请求指令，将所述DDR存储器内所存储的第一目标数据读取出来并存储到对应的缓存行中，然后通知所述MCU读取对应的缓存行中的数据，以使所述MCU索引到第一目标数据；所述cache存储器，还用于根据所述MCU的写请求指令，接收所述MCU输出的第二目标数据并存储到对应的缓存行中；其中，读请求指令是在突发传输操作下配置出来；写请求指令是在单次传输操作或突发传输操作下配置出来。6.根据权利要求5所述MCU访问系统，其特征在于，所述MCU每次从所述cache存储器读取第一目标数据之前，依次对各条缓存行进行数据索引；若所述第一目标数据存在...

【专利技术属性】
技术研发人员：何再生，李璋辉，常子奇，成世明，方励，林立，赖钦伟，周和文，
申请(专利权)人：珠海一微半导体股份有限公司，
类型：发明
国别省市：