【技术实现步骤摘要】
半导体结构及其形成方法
[0001]本专利技术涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。
技术介绍
[0002]在现有的半导体领域中，环绕式栅极(gate
‑
all
‑
around，GAA)器件成为行业内研究和发展的一个新方向。这项技术的特点是实现了栅极对沟道的四面包裹，源极和漏极不再和基底接触，而是利用线状、平板状或片状等多个源极和漏极横向垂直于栅极分布后，实现金属
‑
氧化物半导体场效应晶体管(MOSFET)的基本结构和功能。GAA器件在很大程度上解决了栅极间距尺寸减小后带来的各种问题，包括电容效应等。同时，由于沟道被栅极四面包裹，因此沟道电流也比鳍式场效应晶体管(FinFET)的三面包裹更为顺畅。
[0003]随着半导体技术更深入的发展，要求标准单元内PMOS器件和NMOS器件之间的间距更小。但是，对于FinFET和GAA器件而言，工艺限制了PMOS器件和NMOS器件之间的间距。为了扩大器件的可微缩性，Forksheet器件被认为是GAA器件的...
【技术保护点】
【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；位于衬底上的介电墙，所述介电墙沿第一方向延伸；在第二方向上，分别位于介电墙两侧的侧壁面的若干水平鳍，所述水平鳍平行于衬底表面，若干水平鳍之间相互分立，并且，介电墙每侧的侧壁面上的若干水平鳍沿衬底表面的法线方向堆叠，所述第一方向与第二方向互相垂直；沿第二方向横跨所述介电墙和若干水平鳍的栅极结构，并且，所述栅极结构沿衬底表面的法线方向横跨若干水平鳍；位于若干水平鳍内的源漏结构，并且，所述源漏结构在第一方向上位于栅极结构的两侧，所述源漏结构在第二方向上位于介电墙的两侧；在所述第二方向上，相邻水平鳍之间的介电墙具有第一厚度，相邻源漏结构之间的介电墙具有第二厚度，并且，所述第二厚度小于所述第一厚度。2.如权利要求1所述的半导体结构，其特征在于，所述介电墙是单层结构。3.如权利要求1所述的半导体结构，其特征在于，所述介电墙包括：内层介电墙、以及位于内层介电墙表面的表层介电墙，所述内层介电墙具有第二厚度，所述内层介电墙的材料与表层介电墙的材料不同，并且，源漏结构之间的介电墙暴露出内层介电墙。4.如权利要求1所述的半导体结构，其特征在于，所述介电墙包括：底层介电墙、以及位于底层介电墙顶面的顶层介电墙，所述底层介电墙的顶面高于所述水平鳍表面，所述底层介电墙的材料与顶层介电墙的材料不同，源漏结构之间的底层介电墙具有所述第二厚度，并且，所述顶层介电墙的厚度大于所述第二厚度。5.如权利要求4所述的半导体结构，其特征在于，所述顶层介电墙和底层介电墙的高度比例是1:3～2:3。6.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述衬底表面的隔离层，所述栅极结构位于所述隔离层上。7.如权利要求1所述的半导体结构，其特征在于，所述介电墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。8.如权利要求1所述的半导体结构，其特征在于，所述第二厚度与第一厚度的比例为1/2～4/5。9.如权利要求1所述的半导体结构，其特征在于，还包括：位于栅极结构侧壁面的栅侧墙，并且，所述栅侧墙还位于栅极结构与源漏结构之间。10.如权利要求1所述的半导体结构，其特征在于，所述介电墙还延伸至所述衬底内，并且，衬底内的介电墙也具有所述第一厚度。11.如权利要求1所述的半导体结构，其特征在于，还包括：在第二方向上，分别位于介电墙两侧的侧壁面的底部沟道层，所述底部沟道层还位于衬底上，若干水平鳍位于所述底部沟道层的上方，并且，相邻的底部沟道层之间的介电墙也具有所述第一厚度。12.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底上具有2个相互分立的鳍部，所述2个鳍部沿第一方向延伸且沿第二方向排列，所述第一方向与第二方向互相垂直，所述鳍部包括在衬底上重叠的若干层牺牲层、以及相邻两层牺牲层之间的水平鳍，所述2个鳍部之间具有隔离开口，所述隔离开口
暴露出2个鳍部相邻的侧壁面，并且，所述隔离开口的底面低于任意牺牲层的底面；在所述隔离开口内形成初始介电墙，所述初始介电墙的顶面高于所述水平鳍的顶面；在衬底上形成横跨所述2个鳍部和初始介电墙的栅极；刻蚀所述2个鳍部，在栅极两侧的各鳍部内形成源漏开口，所述源漏开口的内壁面暴露出所述初始介电墙的侧壁；减薄相邻源漏开口之间暴露的初始介电墙，以形成介电墙，并且，在所述第...
【专利技术属性】
技术研发人员：王楠，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。