半导体结构、半导体结构的制造方法及芯片技术

本发明专利技术实施例公开的半导体结构、半导体结构的制造方法及芯片，涉及半导体技术领域，便于高效、低成本解决天线效应违例的问题。所述半导体结构，包括：半导体衬底；第一MOS管，生长于所述有源区中，包括：源极、漏极及栅极，所述源极和漏极之间设有隔离层，所述隔离层为所述场区的一部分，所述栅极位于所述隔离层的上方，所述源极、漏极及隔离层形成MOM电容；所述源极和漏极分别连接至半导体衬底上，所述栅极连接至上方的电源网络上；物理单元，生长于所述有源区中，且与所述第一MOS管隔离设置，所述物理单元的一端与所述电源网络连接，所述物理单元的另一端连接至所述半导体衬底。本发明专利技术适用于芯片设计及制造场景中。用于芯片设计及制造场景中。用于芯片设计及制造场景中。

【技术实现步骤摘要】
半导体结构、半导体结构的制造方法及芯片


[0001]本专利技术涉及半导体
，尤其涉及一种半导体结构、半导体结构的制造方法及芯片。

技术介绍

[0002]随着集成电路飞速发展,超大规模SOC(System
‑
on
‑
a
‑
Chip，系统级芯片)逐渐成为业界的焦点，随着工艺尺寸不断缩小，栅的尺寸越来越小，金属的层数越来越多，发生天线效应的风险就越大。而天线效应严重制约着集成电路的高质量发展。
[0003]本申请的专利技术人在实现本专利技术创造的过程中发现：在高性能CPU大规模芯片物理实现中，会使用大量的特定的decap cell(Decoupling capacitor cell，一种去耦电容单元，也称为解耦电容)结构，由于这种结构的特殊性，在硬核(Hard IP)之上的顶层物理实现中,由于使用电源网络，金属面积过大，因此发生天线效应违例的风险也越高。

技术实现思路

[0004]有鉴于此，本专利技术实施例提供一种半导体结构、半导体结构制造方法及芯片，便于高效、低成本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：半导体衬底，用于在其表面形成有源区和场区，所述有源区用于生长器件，所述场区用于将有源区隔离成不同的部分；第一MOS管，生长于所述有源区中，包括：源极、漏极及栅极，所述源极和漏极之间设有隔离层，所述隔离层为所述场区的一部分，所述栅极位于所述隔离层的上方，所述源极、漏极及隔离层形成MOM电容；所述源极和漏极分别连接至半导体衬底上，所述栅极连接至上方的电源网络上；物理单元，生长于所述有源区中，且与所述第一MOS管隔离设置，所述物理单元的一端与所述电源网络连接，所述物理单元的另一端连接至所述半导体衬底。2.根据权利要求1所述的半导体结构，其特征在于，所述物理单元为去耦单元。3.根据权利要求2所述的半导体结构，其特征在于，所述去耦单元，由生长于所述有源区的第二MOS管形成。4.根据权利要求2所述的半导体结构，其特征在于，所述第二MOS管为PMOS管，生长所述第二MOS管的有源区为N阱区域。5.根据权利要求4所述的半导体结构，其特征在于，所述半导体衬底为P型衬底，所述P型衬底连接至接地点。6.一种半导体结构的制造方法，其特征在于，所述方法包括：提供一半导体衬底；在所述半导体衬底上形成有源区和场区，所述场区用于将有源区隔离成不同的部分；在所述有源区形成第一MOS管及物理单元，并分别通过上下层间互联至上方的电源网络上；将所述电源网络通过所述物理单元接入半导体衬底上；在半导体刻蚀工艺中，将电源网络累积的电荷离...

【专利技术属性】
技术研发人员：马国良，李重阳，侯晓宇，
申请(专利权)人：海光信息技术股份有限公司，
类型：发明
国别省市：