一种应用于RRAM存算电路的电流减法电路及方法技术

本发明专利技术公开了一种应用于RRAM存算电路的电流减法电路及方法，旨在解决现有技术中使用电流比较器对存算乘累加结果进行量化操作存在量化逻辑复杂、量化周期长的问题，包括第一钳位电路、第二钳位电路、PMOS电流镜电路和NMOS电流镜电路；所述PMOS电流镜电路包括8个PMOS晶体管，所述NMOS电流镜电路包括4个NMOS晶体管；通过检测减法电路中流过两个电流支路的电流大小判断RRAM阵列乘累加运算结果的符号与大小。本发明专利技术通过电流镜结构的电路实现减法运算，运算逻辑较为简单，减小了电路的复杂性和设计难度。性和设计难度。性和设计难度。

【技术实现步骤摘要】
一种应用于RRAM存算电路的电流减法电路及方法


[0001]本专利技术涉及一种应用于RRAM存算电路的电流减法电路及方法，属于RRAM存算电路


技术介绍

[0002]传统的基于电流型RRAM存内计算电路主要采用电流比较器对乘累加结果进行量化读出，但是在多比特存内计算电路中使用电流比较器会导致量化逻辑过于复杂，而且多周期的量化操作也会使量化周期变长，导致存算系统的数据吞吐量和能效损失。

技术实现思路

[0003]为了解决现有技术中使用电流比较器对存算乘累加结果进行量化操作存在量化逻辑复杂、量化周期长的问题，本专利技术提出了一种应用于RRAM存算电路的电流减法电路及方法，通过电流镜结构的电路实现减法运算，运算逻辑较为简单，减小了电路的复杂性和设计难度。
[0004]为解决上述技术问题，本专利技术采用了如下技术手段：
[0005]第一方面，本专利技术提出了一种应用于RRAM存算电路的电流减法电路，包括第一钳位电路、第二钳位电路、PMOS电流镜电路和NMOS电流镜电路；
[0006]所述PMOS电流镜电路包括8个PMOS晶体管，所述NMOS电流镜电路包括4个NMOS晶体管；
[0007]第一钳位电路与第一PMOS晶体管的漏端、栅端，以及第二PMOS晶体管的栅端相连；第二PMOS晶体管的漏端与第三PMOS晶体管的栅端和漏端、第四PMOS晶体管的栅端、第一NMOS晶体管的漏端、第二NMOS晶体管的漏端和栅端、第三NMOS晶体管的栅端相连；第三NMOS晶体管的漏端与第五PMOS晶体管的漏端和栅端、第六PMOS晶体管的栅端相连；第一NMOS晶体管的栅端与第四NMOS晶体管的栅端和漏端、第七PMOS晶体管的漏端相连；第七PMOS晶体管的栅端与第八PMOS晶体管的栅端和漏端、第二钳位电路相连；第一～第八PMOS晶体管的源端均连接至电源电压；第一～第四NMOS晶体管的源端均连接至地电位。
[0008]结合第一方面，进一步的，所述第一钳位电路包括第一RRAM存储阵列、第五NMOS晶体管和第一误差放大器，第一误差放大器的正相输入端连接位线钳位电压V
CLP
，第一误差放大器的反相输入端分别连接第五NMOS晶体管的源端和第一RRAM存储阵列的位线，第一误差放大器的输出端连接第五NMOS晶体管的栅端，第五NMOS晶体管的漏端分别连接第一PMOS晶体管的漏端、栅端，以及第二PMOS晶体管的栅端。
[0009]结合第一方面，进一步的，所述第二钳位电路包括第二RRAM存储阵列、第六NMOS晶体管和第二误差放大器，第二误差放大器的正相输入端连接位线钳位电压V
CLP
，第二误差放大器的反相输入端分别连接第六NMOS晶体管的源端和第二RRAM存储阵列的位线，第二误差放大器的输出端连接第六NMOS晶体管的栅端，第六NMOS晶体管的漏端分别连接第七PMOS晶体管的栅端、第八PMOS晶体管的栅端和漏端。
[0010]结合第一方面，进一步的，第一RRAM存储阵列用于存储RRAM存算电路的权重数据，第二RRAM存储阵列用于存储RRAM存算电路的参考权重数据。
[0011]第二方面，基于第一方面所述的一种应用于RRAM存算电路的电流减法电路，本专利技术提出了一种电流减法运算方法，包括如下步骤：
[0012]通过第一钳位电路得到表示第一RRAM存储阵列中存储的权重数据与输入数据的乘累加结果的第一位线电流；
[0013]通过PMOS电流镜电路对第一位线电流进行镜像，得到第一镜像电流；
[0014]通过第二钳位电路得到表示第二RRAM存储阵列中存储的参考权重数据与参考输入数据的乘累加结果的第二位线电流；
[0015]通过PMOS电流镜电路对第二位线电流进行镜像，得到第二镜像电流；
[0016]将第一镜像电流和第二镜像电流输入NMOS电流镜电路，进行电流减法运算，得到第一输出电流和第二输出电流；
[0017]通过比较第一输出电流和第二输出电流的大小，得到RRAM存算电路中权重数据与输入数据的乘累加结果和参考权重数据与参考输入数据的乘累加结果大小关系。
[0018]结合第二方面，进一步的，在PMOS电流镜电路中，通过第一PMOS晶体管将第一位线电流镜像到第二PMOS晶体管，得到第一镜像电流，通过第八PMOS晶体管将第二位线电流镜像到第七PMOS晶体管，得到第二镜像电流；
[0019]在NMOS电流镜电路中，通过第一NMOS晶体管获取第一镜像电流，并通过第四NMOS晶体管将第二镜像电流镜像到第一NMOS晶体管中，令第一镜像电流和第二镜像电流存在于同一电路中。
[0020]结合第二方面，进一步的，电流减法运算的操作如下：
[0021]如果第一镜像电流大于第二镜像电流，则第三PMOS晶体管工作在截止状态，且第二NMOS晶体管工作在饱和状态，流过第二NMOS晶体管的电流为流过第二PMOS晶体管的电流和流过第一NMOS晶体管的电流之差，第二NMOS晶体管将电流镜像到第三NMOS晶体管所在电流支路，通过第五PMOS晶体管将电流镜像到第六PMOS晶体管后输出，得到第一输出电流，同时，通过第三PMOS晶体管镜像到第四PMOS晶体管的第二输出电流趋近于0；
[0022]如果第一镜像电流小于第二镜像电流，则第三PMOS晶体管工作在饱和状态，且第二NMOS晶体管工作在截止状态，流过第三PMOS晶体管的电流为流过第一NMOS晶体管的电流减去流过第二PMOS晶体管的电流之差，通过第三PMOS晶体管将电流镜像到第四PMOS晶体管所在电流支路，得到第二输出电流，同时，通过第五PMOS晶体管镜像到第六PMOS晶体管的第一输出电流趋近于0。
[0023]采用以上技术手段后可以获得以下优势：
[0024]本专利技术提出了一种应用于RRAM存算电路的电流减法电路及方法，通过检测减法电路中流过两个电流支路的电流大小判断RRAM阵列乘累加运算结果的符号与大小，对存算乘累加进行比较量化。本专利技术通过电流镜结构实现减法运算，每个电流支路由4个PMOS电流镜和2个NMOS电流镜构成，电路结构较为简单、对称，使用的晶体管数量较少，且通过PMOS电流镜与NMOS电流镜的搭配使用，使得减法运算的逻辑也较为简单，减小了电路的复杂性与设计难度，与此同时，通过电流镜结构可以按比例增大或减小存算的乘累加结果，以得到更高精度的量化结果或消耗更少的能量。
附图说明
[0025]图1为本专利技术一种应用于RRAM存算电路的电流减法电路的结构示意图；
[0026]图2为本专利技术电流减法运算方法的步骤流程图。
具体实施方式
[0027]下面结合附图对本专利技术的技术方案作进一步说明：
[0028]实施例1：
[0029]本专利技术提出了一种应用于RRAM存算电路的电流减法电路，如图1所示，包括第一钳位电路、第二钳位电路、PMOS电流镜电路和NMOS电流镜电路。
[0030]第一钳位电路与第二钳位电路的结构一致，分别包括1个RRAM存储本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于RRAM存算电路的电流减法电路，其特征在于，包括第一钳位电路、第二钳位电路、PMOS电流镜电路和NMOS电流镜电路；所述PMOS电流镜电路包括8个PMOS晶体管，所述NMOS电流镜电路包括4个NMOS晶体管；第一钳位电路与第一PMOS晶体管的漏端、栅端，以及第二PMOS晶体管的栅端相连；第二PMOS晶体管的漏端与第三PMOS晶体管的栅端和漏端、第四PMOS晶体管的栅端、第一NMOS晶体管的漏端、第二NMOS晶体管的漏端和栅端、第三NMOS晶体管的栅端相连；第三NMOS晶体管的漏端与第五PMOS晶体管的漏端和栅端、第六PMOS晶体管的栅端相连；第一NMOS晶体管的栅端与第四NMOS晶体管的栅端和漏端、第七PMOS晶体管的漏端相连；第七PMOS晶体管的栅端与第八PMOS晶体管的栅端和漏端、第二钳位电路相连；第一～第八PMOS晶体管的源端均连接至电源电压；第一～第四NMOS晶体管的源端均连接至地电位。2.根据权利要求1所述的一种应用于RRAM存算电路的电流减法电路，其特征在于，所述第一钳位电路包括第一RRAM存储阵列、第五NMOS晶体管和第一误差放大器，第一误差放大器的正相输入端连接位线钳位电压V
CLP
，第一误差放大器的反相输入端分别连接第五NMOS晶体管的源端和第一RRAM存储阵列的位线，第一误差放大器的输出端连接第五NMOS晶体管的栅端，第五NMOS晶体管的漏端分别连接第一PMOS晶体管的漏端、栅端，以及第二PMOS晶体管的栅端。3.根据权利要求1所述的一种应用于RRAM存算电路的电流减法电路，其特征在于，所述第二钳位电路包括第二RRAM存储阵列、第六NMOS晶体管和第二误差放大器，第二误差放大器的正相输入端连接位线钳位电压V
CLP
，第二误差放大器的反相输入端分别连接第六NMOS晶体管的源端和第二RRAM存储阵列的位线，第二误差放大器的输出端连接第六NMOS晶体管的栅端，第六NMOS晶体管的漏端分别连接第七PMOS晶体管的栅端、第八PMOS晶体管的栅端和漏端。4.根据权利要求2或3所述的一种应用于RRAM存算电路的电流减法电路，其特征在于，第一RRAM存储阵列用于存储RRAM存算电路的权重数据，第二RRAM存储阵列用于存储RRAM存算电路的参考权重数据。5.基于权利要求1所...

【专利技术属性】
技术研发人员：周玉梅，黎涛，乔树山，尚德龙，
申请(专利权)人：中科南京智能技术研究院，
类型：发明
国别省市：