一种基于源同步信号的时钟相位偏移自动补偿方法技术

本发明专利技术公开了一种基于源同步信号的时钟相位偏移自动补偿方法，包括：首先测量同步信号采样窗口中心位置，利用该测量结果初始化和固化延时值C_org，每次FPGA数据接收板上电时，首先读取初始化延时值C_org，然后进行比特位对齐，再循环测量N次采样窗口中心位置，并求平均值C_new，根据平均值C_new和延时值C_org的偏差得出时钟相位偏移值diff=C_new

【技术实现步骤摘要】
一种基于源同步信号的时钟相位偏移自动补偿方法


[0001]本专利技术涉及高速数据通信
，更具体地说，特别涉及一种基于源同步信号的时钟相位偏移自动补偿方法。

技术介绍

[0002]为了能够准确稳定地采集输入到FPGA的高速数据信号，采样时钟和数据信号的相对延迟时间，即相位，必须满足严格的建立保持时间等时序关系。在进行FPGA程序设计时，通过对输入时序进行严格约束，并通过插入IO Delay或者其他延时单元进行调整，可以使得时钟与数据的相位关系保持在稳定采集状态。
[0003]然而随着板子（基于FPGA的数据接收板）工作温度的变化，驱动数据的时钟相位将不可避免地发生相对偏移，当输入为低速的数据信号、且时序余量足够时，因工作温度变化引起的相移不会显著影响数据采集的正确性。但是当输入为高速数据信号，尤其当信号为高速并行信号时，因为时钟周期极大的缩短，各路数据信号延时不尽相同，因温度引起的时钟相位偏移相对时钟周期的占比不容忽视，时钟相移导致数据采集进入亚稳态的概率将直线上升。若不对温度变化引起的时钟相移进行补偿，将导致板子在高温或者低温时采集出错，进而影响板子数据采集性能。
[0004]同步信号与数据信号一样，是由源端时钟驱动发出，因此在时钟相移影响方面同步信号具有与数据信号相同的属性。在实际运行过程中，数据信号时刻处在变化之中，而同步信号保持不变，这个属性使得同步信号便于测量。通过对同步信号与时钟相位关系的测量，可以求出时钟相对同步信号的相位偏移，通过对时钟的相位进行动态地反向补偿，可以保持时钟相对数据和同步信号的相位不变，从而保证数据采集的稳定性，提升板子的温度适应范围，实现全温度范围准确稳定采集数据信号的目标。为此，确有必要提供一种基于源同步信号的时钟相位偏移自动补偿方法。

技术实现思路

[0005]本专利技术的目的在于提供一种基于源同步信号的时钟相位偏移自动补偿方法，以克服现有技术所存在的缺陷。
[0006]为了达到上述目的，本专利技术采用的技术方案如下：一种基于源同步信号的时钟相位偏移自动补偿方法，包括：先测量同步信号采样窗口中心位置，利用该测量结果初始化和固化延时值C_org，每次FPGA数据接收板上电时，首先读取初始化延时值C_org，然后进行比特位对齐，再循环测量N次采样窗口中心位置，并求平均值C_new，根据平均值C_new和延时值C_org的偏差得出时钟相位偏移值diff=C_new
‑
C_org，再用该偏移值补偿时钟相位偏移。
[0007]进一步地，该方法具体包括以下步骤：S1、读取初始化标志和初始化延时值C_org，若初始化标志为0，则进入步骤S2开始进行初始化，否则进入步骤S3载入初始值；S2、初始化延时链延时值为i=MaxDelay/2，设置增量值为inc=1，进入步骤S4；
S3、初始化延时链延时值为i=C_org，设置增量值为0，进入步骤S4；S4、设置延时链延时值为i，进行位同步检测，若位同步检测成功，则进入步骤S6，否则进入步骤S5；S5、判断位同步检测是否超时，若超时，则调整延时链延时值i=i+inc，并返回步骤S4重新进行位同步检测，若未超时，则进行一次比特滑动，并返回步骤S4重新进行位同步检测；S6、设置延时链延时值从0至i递增，并检查位同步匹配结果，当出现位同步匹配时，记录该窗口左侧边沿Left，再进入步骤S7；S7、设置延时链延时值从MaxDelay至i递减，并检查位同步匹配结果，当出现位同步匹配时，记录该窗口右侧边沿Right，再进入步骤S8；S8、记录窗口中心位置a[j]=( Left+Right)/2，进行N次测量后，求取此次计算的窗口中心均值C_new=，再判断初始化标志，若初始化标志为0，则令C_org=C_new，初始化标志置1并固化进非易失性存储器，再返回步骤S6重新开始计算，若初始化标志为1，则进入步骤S9；S9、计算同步信号采样口相位偏移量diff=C_new
‑
C_org，并利用该偏移量反向补偿数据时钟。
[0008]进一步地，若测得同步信号的采样窗口中心点相位偏移值diff为正值，则将时钟管理器输出时钟CLK_adj与输入时钟CLK之间的延时值缩小时钟相位偏移值diff，若同步信号的采样窗口中心点相位偏移值diff为负值，则将CLK_adj与CLK之间的相位值扩大时钟相位偏移值diff。
[0009]进一步地，所述步骤S1中是从非易失存储器中读取初始化标志和初始化延时值C_org。
[0010]进一步地，所述步骤S2中的延时链最大延时时间MaxDelay为输入信号采样率周期值的2倍或以上，若输入数据率为单沿数据率，则延时链最大延时时间MaxDelay至少为输入时钟周期2倍，若输入数据为双沿数据率，则延时链最大延时时间MaxDelay至少为输入时钟信号的周期值。
[0011]进一步地，所述步骤S5中采用串并转换模块进行一次比特滑动，该一次比特滑动为串并转换寄存器逻辑右移一位。
[0012]与现有技术相比，本专利技术的优点在于：本专利技术提供的一种基于源同步信号的时钟相位偏移自动补偿方法，针对能输出同步信号的源端设备如AD9653、FPGA等，通过使用源时钟对同步信号采样窗口进行测量，根据窗口中心位置的偏移获取时钟相位的偏移值，利用该偏移量反向补偿时钟相位，使输入数据信号相对时钟的相位偏移保持稳定，从而实现数据的稳定传输。
附图说明
[0013]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0014]图1是稳定采样时的相位关系图。
[0015]图2是亚稳态时相位关系图。
[0016]图3是本专利技术的功能框图。
[0017]图4是本专利技术基于源同步信号的时钟相位偏移自动补偿方法的流程图。
具体实施方式
[0018]下面结合附图对本专利技术的优选实施例进行详细阐述，以使本专利技术的优点和特征能更易于被本领域技术人员理解，从而对本专利技术的保护范围做出更为清楚明确的界定。
[0019]参阅图1
‑
图4所示，本实施例公开了一种基于源同步信号的时钟相位偏移自动补偿方法，其采用的方案是：先设置源端器件进入测试模式，根据预先约定好的测试码，在常温下，测量出同步信号采集窗口中心位置，然后将该位置值对应的延时值设定为初始值C_org，并固化在flash等非易失存储器中。
[0020]正常运行时，首先读取初始化延时值C_org，然后进行比特位对齐，完成比特位对齐后，再循环测量N次采样窗口中心位置，并求平均值C_new，根据平均值C_new和延时值C_org的偏差得出时钟相位偏移值diff=C_new
‑
C_org，再用该偏移值补偿时钟相位偏移，即若测得同步信号的采样窗口中心点相位偏移值dif本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于源同步信号的时钟相位偏移自动补偿方法，其特征在于，包括：先测量同步信号采样窗口中心位置，利用该测量结果初始化和固化延时值C_org，每次FPGA数据接收板上电时，首先读取初始化延时值C_org，然后进行比特位对齐，再循环测量N次采样窗口中心位置，并求平均值C_new，根据平均值C_new和延时值C_org的偏差得出时钟相位偏移值diff=C_new
‑
C_org，再用该偏移值补偿时钟相位偏移。2.根据权利要求1所述的基于源同步信号的时钟相位偏移自动补偿方法，其特征在于，具体包括以下步骤：S1、读取初始化标志和初始化延时值C_org，若初始化标志为0，则进入步骤S2开始进行初始化，否则进入步骤S3载入初始值；S2、初始化延时链延时值为i=MaxDelay/2，设置增量值为inc=1，进入步骤S4，MaxDelay为延时链最大延时时间；S3、初始化延时链延时值为i=C_org，设置增量值为0，进入步骤S4；S4、设置延时链延时值为i，进行位同步检测，若位同步检测成功，则进入步骤S6，否则进入步骤S5；S5、判断位同步检测是否超时，若超时，则调整延时链延时值i=i+inc，并返回步骤S4重新进行位同步检测，若未超时，则进行一次比特滑动，并返回步骤S4重新进行位同步检测；S6、设置延时链延时值从0至i递增，并检查位同步匹配结果，当出现位同步匹配时，记录该窗口左侧边沿Left，再进入步骤S7；S7、设置延时链延时值从MaxDelay至i递减，并检查位同步匹配结果，当出现位同步匹配时，记录该窗口右侧边沿Right，再进入步骤S8；S8、记录窗口中心位置a[j]=...

【专利技术属性】
技术研发人员：尹清清，邱兆坤，李凯，成葵交，王孝辉，罗敏，刘柯呈，张国柱，袁宏成，吴礼杰，
申请(专利权)人：湖南跨线桥航天科技有限公司，
类型：发明
国别省市：