一种降低芯片Pipeline时间戳总线位宽的方法及应用技术

本发明专利技术公开了一种降低芯片Pipeline时间戳总线位宽的方法，该方法包括以下步骤：当入方向的时间戳捕获模块捕捉到M位入方向时间戳时，将所述M位入方向时间戳的低位N位入方向时间戳编码到报文信息总线中，其中N小于M；所述出方向的时间戳捕获模块向时钟引擎发送捕获信号，所述时钟引擎捕捉到M位出方向时间戳并传入时间戳转换模块；所述时间戳转换模块基于M位出方向时间戳和所述报文信息总线中低位N位入方向时间戳转换得到M位入方向时间戳；以及报文编辑模块接收所述M位入方向时间戳，并将所述M位入方向时间戳编辑到报文预先定义的位置。该方法能够有效降低交换芯片携带的时间戳的pipeline总线宽度。戳的pipeline总线宽度。戳的pipeline总线宽度。

【技术实现步骤摘要】
一种降低芯片Pipeline时间戳总线位宽的方法及应用


[0001]本专利技术是关于电子通信领域，特别是关于一种降低芯片Pipeline时间戳总线位宽的方法及应用。

技术介绍

[0002]报文在交换芯片转发时，会基于入方向端口的MAC层产生入方向时间戳(ingresstimestamp)，入方向时间戳会存入pipeline总线的报文信息(PI，Packet Information)中，随着报文pipeline处理一步一步传到编辑模块，编辑模块将入方向时间戳填入报文中，用于满足多种协议应用，比如INT(In
‑
band Telemetry，带内遥测)，ErspanV3(EncapsulatedRemoteSwitchPortAnalyzer，封装远程端口镜像)，PTP(PrecisionTimeProtocol，高精度时钟协议)。
[0003]芯片pipeline处理报文需要分别经历IPE(ingressPipelineEngine，入方向流水线处理)，BSR(BufferStoreRetrieve，缓存存储获取)和EPE(Egress PipelineEngine，出方向流水线处理)三个主要流水线处理。入方向时间戳表示报文进入交换芯片的时间戳，一般是入方向端口的MAC层产生capture信号到TsEngine(高精度时钟引擎)，TsEngine立即产生一组时间戳。当需要将入方向时间戳编辑到报文时，需要将入方向时间戳传入到EPE的编辑模块，才能将入方向时间戳编辑到报文里面。
[0004]在现有技术中，当入方向端口的MAC层capture到入方向的时间戳，将M位的入方向时间戳编码到报文信息中，报文信息是携带报文处理信息的bus(总线)，贯穿交换芯片的IPE、BSR以及EPE。随着报文在pipeline处理，M位入方向时间戳随着报文信息被传入到EPE的edit模块，edit模块直接从报文信息中获取M位的入方向时间戳，编辑到报文预先定义的位置，比如INT协议的Metadata部分，ErspanV3报文的extendheader部分。此时交换芯片入方向时间戳为64位的值，即M为64。
[0005]由于报文信息贯穿芯片的IPE、BSR和EPE，报文信息的总线宽度制约着芯片设计复杂度和制造成本。64位的入方向时间戳会较大增加IPE、BSR和EPE的报文信息总线宽度，也增加了芯片设计复杂度和制造成本。
[0006]公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现思路

[0007]本专利技术的目的在于提供一种降低芯片Pipeline时间戳总线位宽的方法及应用，其能够降低交换芯片携带的位时间戳的pipeline总线宽度，从而降低了芯片pipeline总线宽度带来的设计复杂度和芯片制造成本。
[0008]为实现上述目的，本专利技术的实施例提供了一种降低芯片Pipeline时间戳总线位宽的方法。
[0009]在本专利技术的一个或多个实施方式中，所述方法包括：当入方向的时间戳捕获模块
捕捉到M位入方向时间戳时，将所述M位入方向时间戳的低位N位入方向时间戳编码到报文信息总线中，其中N小于M；所述出方向的时间戳捕获模块向时钟引擎发送捕获信号，所述时钟引擎捕捉到M位出方向时间戳并传入时间戳转换模块；所述时间戳转换模块基于M位出方向时间戳和所述报文信息总线中低位N位入方向时间戳转换得到M位入方向时间戳；以及报文编辑模块接收所述M位入方向时间戳，并将所述M位入方向时间戳编辑到报文预先定义的位置。
[0010]在本专利技术的一个或多个实施方式中，将所述M位入方向时间戳的低位N位入方向时间戳编码到报文信息总线中，包括：当报文从入方向端口进入芯片时，入方向的时间戳捕获模块通知高精度时钟引擎产生M位入方向时间戳；以及所述入方向的时间戳捕获模块对所述M位入方向时间戳进行截断，获得低位N位入方向时间戳，并把所述低位N位入方向时间戳编码到报文信息中。
[0011]在本专利技术的一个或多个实施方式中，所述时间戳转换模块基于M位出方向时间戳和所述报文信息总线中低位N位入方向时间戳转换得到M位入方向时间戳，包括：所述时间戳转换模块获取报文信息中所述低位N位入方向时间戳，结合所述M位出方向时间戳，将所述M位出方向时间戳截取出低位N位出方向时间戳编码，经过转换算法计算得到所述M位入方向时间戳。
[0012]在本专利技术的一个或多个实施方式中，所述经过转换算法计算得到所述M位入方向时间戳，包括：比较所述N位出方向时间戳和所述N位入方向时间戳的大小；当所述N位入方向时间戳小于所述N位出方向时间戳时，使用所述N位入方向时间戳替换所述M位出方向时间戳中的低位N位出方向时间戳，得到M位入方向时间戳。
[0013]在本专利技术的一个或多个实施方式中，所述经过转换算法计算得到所述M位入方向时间戳，还包括：当所述N位入方向时间戳大于所述N位出方向时间戳时，所述N位入方向时间戳与所述N位出方向时间戳经过借位补偿方式计算出时间差值，转换出期望的M位入方向时间戳。
[0014]在本专利技术的一个或多个实施方式中，所述经过借位补偿方式计算出时间差值，包括：对所述N位出方向时间戳借位补偿第N+1位的值1，使得N+1位出方向时间戳比所述N位入方向时间戳大，则N+1位出方向时间戳减去所述N位入方向时间戳得到正值的时间差，即报文转发的驻留时间；以及所述M位出方向时间戳减去所述时间差，获得M位入方向时间戳。
[0015]在本专利技术的一个或多个实施方式中，所述方法还包括：M为64，30≤N≤40。
[0016]在本专利技术的另一个方面当中，提供了一种降低芯片Pipeline时间戳总线位宽的装置，其包括入方向处理模块、出方向处理模块、时间戳转换模块和报文编辑模块。
[0017]入方向处理模块，用于当入方向的时间戳捕获模块捕捉到M位入方向时间戳时，将所述M位入方向时间戳的低位N位入方向时间戳编码到报文信息总线中，其中N小于M。
[0018]出方向处理模块，用于所述出方向的时间戳捕获模块向时钟引擎发送捕获信号，所述时钟引擎捕捉到M位出方向时间戳并传入时间戳转换模块。
[0019]时间戳转换模块，用于所述时间戳转换模块基于M位出方向时间戳和所述报文信息总线中低位N位入方向时间戳转换得到M位入方向时间戳。
[0020]报文编辑模块，用于报文编辑模块接收所述M位入方向时间戳，并将所述M位入方向时间戳编辑到报文预先定义的位置。
[0021]在本专利技术的一个或多个实施方式中，所述入方向处理模块还用于：当报文从入方向端口进入芯片时，入方向的时间戳捕获模块通知高精度时钟引擎产生M位入方向时间戳；以及所述入方向的时间戳捕获模块对所述M位入方向时间戳进行截断，获得低位N位入方向时间戳，并把所述低位N位入方向时间戳编码到报文信息中。
[0022]在本专利技术的一个或多个实施方式中，所述出方向处理模块还用于：所述时间戳本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种降低芯片Pipeline时间戳总线位宽的方法，所述芯片具有入方向的时间戳捕获模块以及出方向的时间戳捕获模块和时间戳转换模块，其特征在于，所述方法包括：当入方向的时间戳捕获模块捕捉到M位入方向时间戳时，将所述M位入方向时间戳的低位N位入方向时间戳编码到报文信息总线中，其中N小于M；所述出方向的时间戳捕获模块向时钟引擎发送捕获信号，所述时钟引擎捕捉到M位出方向时间戳并传入时间戳转换模块；所述时间戳转换模块基于M位出方向时间戳和所述报文信息总线中低位N位入方向时间戳转换得到M位入方向时间戳；以及报文编辑模块接收所述M位入方向时间戳，并将所述M位入方向时间戳编辑到报文预先定义的位置。2.如权利要求1所述的降低芯片Pipeline时间戳总线位宽的方法，其特征在于，将所述M位入方向时间戳的低位N位入方向时间戳编码到报文信息总线中，包括：当报文从入方向端口进入芯片时，入方向的时间戳捕获模块通知高精度时钟引擎产生M位入方向时间戳；以及所述入方向的时间戳捕获模块对所述M位入方向时间戳进行截断，获得低位N位入方向时间戳，并把所述低位N位入方向时间戳编码到报文信息中。3.如权利要求1所述的降低芯片Pipeline时间戳总线位宽的方法，其特征在于，所述时间戳转换模块基于M位出方向时间戳和所述报文信息总线中低位N位入方向时间戳转换得到M位入方向时间戳，包括：所述时间戳转换模块获取报文信息中所述低位N位入方向时间戳，结合所述M位出方向时间戳，将所述M位出方向时间戳截取出低位N位出方向时间戳编码，经过转换算法计算得到所述M位入方向时间戳。4.如权利要求3所述的降低芯片Pipeline时间戳总线位宽的方法，其特征在于，所述经过转换算法计算得到所述M位入方向时间戳，包括：比较所述N位出方向时间戳和所述N位入方向时间戳的大小；当所述N位入方向时间戳小于所述N位出方向时间戳时，使用所述N位入方向时间戳替换所述M位出方向时间戳中的低位N位出方向时间戳，得到M位入方向时间戳。5.如权利要求4所述的降低芯片Pipeline时间戳总线位宽的方法，其特征在...

【专利技术属性】
技术研发人员：尤树华，蒋震，陈晨，韦健，
申请(专利权)人：苏州盛科通信股份有限公司，
类型：发明
国别省市：