一种基于FPGA的输入信号自适应时序对齐方法技术

本发明专利技术公开了一种基于FPGA的输入信号自适应时序对齐方法，包括：首先将延时链的延时值设置为最大延时值的一半，然后进行位同步检测以实现各数据信号的比特级别对齐，最后计算各数据信号的稳定采样的时间窗口并计算出采样窗口的中间值，再将该中间值固化进延时链。本发明专利技术可在不引入测量仪器或输入信号时序未知的情况下，自适应地实现对各路信号的最佳采样点定位，根据该最佳采样点位置信息自适应的实现时钟边沿与数据信号采样窗口中心位置的时序对齐，从而实现输入信号的精确采集。从而实现输入信号的精确采集。从而实现输入信号的精确采集。

【技术实现步骤摘要】
一种基于FPGA的输入信号自适应时序对齐方法


[0001]本专利技术涉及高速数据通信
，更具体地说，特别涉及一种基于FPGA的输入信号自适应时序对齐方法。

技术介绍

[0002]为了能够准确稳定地采集输入到FPGA的高速数据信号，采样时钟和数据信号的相对延迟时间（即相位）必须满足严格的建立保持时间等时序关系。当遇到输入数据与时钟信号相位关系无法满足相关采样时序要求时，就需要对数据和时钟的相位关系进行调整，以达到准确采集数据信号的目的。
[0003]如图1所示，通常在数据信号到达时间比较一致的情况的下，可以通过调节输入时钟的延迟时间来满足数据信号采样的时序要求。当输入信号频率继续升高，或者数据信号到达时间无法满足时序要求时，就需要同时调节各个数据信号和时钟的延迟时间。然而，由于无法准确测量各数据信号与时钟信号到达FPGA引脚的时序关系，对数据信号和时钟信号延迟时间的调节只能以采集到正确的数据为准则，该方法无法确保在最佳的采样点进行采集，也无法估计出实际的时序余量。由于板子（基于FPGA的数据接收板）工作温度升高或降低会导致信号相位漂本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的输入信号自适应时序对齐方法，其特征在于，包括：首先将延时链的延时值设置为最大延时值的一半，然后进行位同步检测以实现各数据信号的比特级别对齐，最后计算各数据信号的稳定采样的时间窗口并计算出采样窗口的中间值，再将该中间值固化进延时链；该方法具体包括以下步骤：S1、初始化延时变量i=MaxDelay/2，MaxDelay为延时链最大延时时间；S2、设置延时链延时时间为i；S3、设置发送方发送测试码或同步码，进行位同步检测；S4、判断位同步是否成功，若位同步成功则执行步骤S6，若位同步失败则检测位同步是否超时；S5、若位同步超时，则转入步骤S2并令i=i+1，若位同步未超时则进行比特滑动再转入步骤S2；S6、进行采样窗口左沿搜索，设置延时变量i=0；S7、设置延时链延时时间为i，并进行位同步检测；S8、若位同步失败，则转入步骤S7并令i=i+1，若位同步检测成功，则记录采样窗口左沿Left=i；S9、进行采样窗口右沿检测，设置延时变量i=MaxDelay；S10、设置延时链延时时...

【专利技术属性】
技术研发人员：尹清清，邱兆坤，李凯，成葵交，王孝辉，罗敏，刘柯呈，张国柱，袁宏成，吴礼杰，
申请(专利权)人：湖南跨线桥航天科技有限公司，
类型：发明
国别省市：