位级模式重定时器制造技术

本发明专利技术公开重定时器电路系统、系统及方法的一些实例。在一些实施方案中，时钟数据恢复电路系统耦合在接收器与发射器之间。所述时钟数据恢复电路系统经配置以：从与所述接收器相关联的输入数据信号提取数据分量，将所述数据分量提供到所述发射器，及产生相位控制信号。相位内插器电路系统与所述时钟数据恢复电路系统耦合。所述相位内插器电路系统包含相位内插器，所述相位内插器经配置以：接收所述相位控制信号，基于所述相位控制信号产生输出时钟信号，及将所述输出时钟信号提供到所述发射器以跟踪所述数据分量的数据分组。以跟踪所述数据分量的数据分组。以跟踪所述数据分量的数据分组。

【技术实现步骤摘要】
位级模式重定时器


技术介绍

[0001]重定时器(也称为重新定时器)通常指具有对信号重定时的时钟数据恢复电路的电路。通过在重定时器的任一侧上创建单独的时钟域，重定时器可用于扩展系统的物理长度。随着电信中载波系统(尤其是T1及El)的出现，重定时器开始受到重视。例如，一些常规载波系统在屏蔽双绞线上承载多通道的语音电路，每几千英尺安装一个重定时器。
[0002]在不具有重定时器或重驱动器的情况下，系统中传输的信号的完整性会随着信号的频率或数据速率及/或传输线长度的增加而降级。通过在连接的装置之间使用中继器，可解决接口上的信号降级问题。中继器可经实施为重定时器或重驱动器。重定时器及重驱动器可恢复或增强数据在连接的装置之间传输时的信号完整性。

技术实现思路

[0003]根据一些实施方案，重定时器电路系统包含耦合在接收器与发射器之间的时钟数据恢复电路系统。所述时钟数据恢复电路系统经配置以：从与所述接收器相关联的输入数据信号提取数据分量，将所述数据分量提供到所述发射器，及产生相位控制信号。在所述重定时器电路系统中还包含与所述时钟数据恢复电路系统耦合的相位内插器电路系统。所述相位内插器电路系统包含相位内插器，其经配置以：接收所述相位控制信号，基于所述相位控制信号产生输出时钟信号，及将所述输出时钟信号提供到所述发射器以跟踪所述数据分量的数据分组。
[0004]在一些实施方案中，所述重定时器电路系统进一步包含耦合在所述接收器与所述时钟数据恢复电路系统之间的模/数转换器。在一些实施方案中，所述重定时器电路系统进一步包含所述相位内插器电路系统的另一相位内插器。所述另一相位内插器经配置以：接收所述相位控制信号，基于所述相位控制信号产生另一输出时钟信号，及将所述另一输出时钟信号提供到所述模/数转换器。所述模/数转换器经配置以基于所述另一输出时钟信号产生所述输入数据信号。在一些实施方案中，所述另一相位内插器的一或多个电特性与所述相位内插器的一或多个电特性匹配。在一些实施方案中，所述相位内插器及所述另一相位内插器经配置以通过处理所述相位控制信号的控制码来控制基本时钟信号的相位，而基于所述相位控制信号产生相应的输出时钟信号。
[0005]在一些实施方案中，所述重定时器电路系统进一步包含耦合在所述时钟数据恢复电路系统与所述相位内插器之间的数字滤波器。所述数字滤波器经配置以执行所述相位控制信号的数字滤波，以移除或减少与抖动噪声相关联的一或多个频率分量。在一些实施方案中，所述数字滤波器包含一或多个低通滤波器。在一些实施方案中，低通滤波器可包含一或多个移动平均滤波器。例如，两个或更多个移动平均滤波器可串联耦合且具有相同或不同的配置。
[0006]在一些实施方案中，移动平均滤波器可根据以下而配置：OUT(m,next)＝OUT(m,
previous)+1/m(X(n+1)
‑
X(n
‑
m+1))，其中OUT(m)是移动平均滤波器的平滑输出，X(n)是相位控制信号的控制码序列，且m是除法因子。在一些其它实施方案中，移动平均滤波器根据以下而配置：OUT(n)＝OUT(n
‑
1)+1/N(P(n)
‑
P(n
‑
N))，其中OUT(n)是移动平均滤波器的平滑输出，P(n)是相位控制信号的控制码序列，N＝2^m，且m是除法因子。在一些实施方案中，移动平均滤波器包含两个或更多个m位移位电路、两个或更多个延迟单元及两个或更多个加法器。
[0007]在一些实施方案中，一种重定时器系统包含：第一装置、第二装置及连接所述第一及第二装置的数据接口。所述数据接口包含中继器。所述中继器包含耦合在与所述第一装置通信的接收器及与所述第二装置通信的发射器之间的时钟数据恢复电路系统。所述中继器进一步包含与所述时钟数据恢复电路系统耦合的相位内插器电路系统。
[0008]在一些实施方案中，一种重定时方法包含：从与接收器相关联的输入数据信号提取数据分量，将所述数据分量提供到发射器，产生相位控制信号，基于所述相位控制信号产生输出时钟信号，及将所述输出时钟信号提供到所述发射器以跟踪所述数据分量的数据分组。
[0009]在一些实施方案中，所述重定时方法进一步包含对所述相位控制信号执行数字滤波，以移除或减少与抖动噪声相关联的一或多个频率分量。例如，所述数字滤波可包含低通滤波。
[0010]通过参考说明书及附图的其余部分，可进一步理解各种实施方案的性质及优点。
附图说明
[0011]图1A是描绘呈串行接口通信系统100形式的数据传输系统的实例的框图。
[0012]图1B是描绘系统100的一些实施方案的实例的框图，其中总线包含一或多个中继器108。
[0013]图2是描绘根据一些实施方案的重定时器200的实例的框图。
[0014]图3是描绘根据数字滤波器的一些实施方案的移动平均滤波器300的实例的框图。
[0015]图4是描绘根据数字滤波器的一些实施方案的包含至少两个移动平均滤波器404a及404b的低通滤波器400的实例的框图。
[0016]图5是描绘根据一些实施方案执行的重定时方法500的实例的流程图。
具体实施方式
[0017]现在将详细参考具体实施方案。这些实施方案的实例在附图中说明。应注意，这些实例是出于说明性目的而描述，且不旨在限制本公开的范围。确切来说，所描述的实施方案的替代物、修改及等效物包含在由所附权利要求书所界定的本公开的范围内。另外，为了促进对所描述的实施方案的透彻理解，可提供具体细节。可在没有部分或全部这些细节的情况下实践本公开范围内的一些实施方案。进一步来说，为了清晰起见，可能没有详细描述众所周知的特征。
[0018]所公开的一些实施方案涉及重定时器，其主要在数字域中实施以使用干净的时钟主动重传输输入数据信号的数据分组的新副本。所公开的重定时器的一些实例可在应用中实施以提供增强的覆盖范围。此类应用的实例包含(但不限于)：到达大型印刷电路板(PCB)
的角落、使用额外的连接器、支持子卡、到达扩展架、补偿劣质PCB材料的使用及增强装置操作。
[0019]本公开的一些实施方案涉及用于相位控制的重定时器电路系统及技术，其通过从时钟数据恢复电路(CDR)产生相位控制码并将所述相位控制码经由数字滤波器发送到与发射器(Tx)通信的相位内插器(PI)。相位控制码控制PI，且PI的输出时钟信号被传递到Tx，以跟踪并行数据流或由CDR从输入数据信号中提取并由CDR提供到Tx的数据分量的其它部分。
[0020]在一些实施方案中，耦合在CDR与PI之间的数字滤波器经配置以通过数字信号调节来改进承载相位控制码的相位控制信号的信号质量。例如，数字滤波器可对相位控制信号执行数字域中的高频滤波，以减少抖动噪声。在一些实施方案中，数字滤波器包含一或多个低通有限脉冲响应(FIR)滤波器。例如，低通FIR滤波器可经实施以包含一或多个移动平均(MA)滤波器。此类MA滤波器经配置以平滑相位控制信本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种重定时器电路系统，其包括：时钟数据恢复电路系统，其耦合在接收器与发射器之间，所述时钟数据恢复电路系统经配置以：从与所述接收器相关联的输入数据信号提取数据分量，将所述数据分量提供到所述发射器，及产生相位控制信号；及相位内插器电路系统，其与所述时钟数据恢复电路系统耦合，所述相位内插器电路系统包括相位内插器，所述相位内插器经配置以：接收所述相位控制信号，基于所述相位控制信号产生输出时钟信号，及将所述输出时钟信号提供到所述发射器以跟踪所述数据分量的数据分组。2.根据权利要求1所述的重定时器电路系统，其进一步包括：模/数转换器，其耦合在所述接收器与所述时钟数据恢复电路系统之间，及所述相位内插器电路系统的另一相位内插器，所述另一相位内插器经配置以：接收所述相位控制信号，基于所述相位控制信号产生另一输出时钟信号，及将所述另一输出时钟信号提供到所述模/数转换器，所述模/数转换器经配置以基于所述另一输出时钟信号产生所述输入数据信号。3.根据权利要求2所述的重定时器电路系统，其中所述另一相位内插器的一或多个电特性与所述相位内插器的一或多个电特性匹配。4.根据权利要求2所述的重定时器电路系统，其中所述相位内插器及所述另一相位内插器经配置以通过处理所述相位控制信号的控制码来控制基本时钟信号的相位，而基于所述相位控制信号产生相应的输出时钟信号。5.根据权利要求1所述的重定时器电路系统，其进一步包括：数字滤波器，其耦合在所述时钟数据恢复电路系统与所述相位内插器之间，所述数字滤波器经配置以执行所述相位控制信号的数字滤波，以移除或减少与抖动噪声相关联的一或多个频率分量。6.根据权利要求5所述的重定时器电路系统，其中所述数字滤波器包括一或多个低通滤波器。7.根据权利要求6所述的重定时器电路系统，其中低通滤波器包括一或多个移动平均滤波器。8.根据权利要求7所述的重定时器电路系统，其中移动平均滤波器根据以下而配置：OUT(m,next)＝OUT(m,previous)+1/m(X(n+l)
‑
X(n
‑
m+l))，其中OUT(m)是所述移动平均滤波器的平滑输出，X(n)是所述相位控制信号的控制码序列，且m是除法因子。9.根据权利要求7所述的重定时器电路系统，其中移动平均滤波器根据以下而配置：OUT(n)＝OUT(n
‑
1)+1/N(P(n)
‑
P(n
‑
N))，其中OUT(n)是所述移动平均滤波器的平滑输出，P(n)是所述相位控制信号的控制码序列，N＝2^m，且m是除法因子。
10.根据权利要求9所述的重定时器电路系统，其中所述移动平均滤波器包括两个或更多个m位移位电路、两个或更多个延迟单元及两个或更多个加法器。11.根据权利要求7所述的重定时器电路系统，其中所述低通滤波器包括串联耦合且具有不同配置的两个或更多个移动平均滤波器。12.一种重定时器系统，其包括：第一装置；第二装置；及数据接口，其连接所述第一及第二装置，所述数据接口包括中继器，所述中继器包括：时钟数据恢复电路系统，其耦合在与所述第一装置通信的接收器及与所述第二装置通信的发射器之间，所述时钟数据恢复电路系统经配置以：从与所述接收器相关联的输入数据信号提取数据分量，将所述数据分量提供到所述...

【专利技术属性】
技术研发人员：林有为，林益生，陈南渊，
申请(专利权)人：达尔科技股份有限公司，
类型：发明
国别省市：