半导体存储器件制造技术

提供了一种能够提高器件的性能和/或可靠性的半导体存储器件。该半导体存储器件包括：衬底，具有单元区和沿着单元区的外围限定的外围区，其中单元区包括由单元元件分离膜限定的有源区；单元区分离膜，在衬底中并限定单元区；以及多个存储接触，连接到有源区并沿第一方向布置。多个存储接触包括第一存储接触、第二存储接触和第三存储接触，其中第二存储接触在第一存储接触和第三存储接触之间，第一存储接触和第三存储接触中的每个包含或围绕或限定气隙，第二存储接触没有气隙。第二存储接触没有气隙。第二存储接触没有气隙。

【技术实现步骤摘要】
半导体存储器件


[0001]一些示例实施方式涉及半导体存储器件和/或用于制造其的方法，更具体地，涉及具有掩埋接触和彼此交叉的多条布线的半导体存储器件和/或用于制造其的方法。

技术介绍

[0002]半导体器件具有越来越高的集成度。因此，为了在相同的面积中实现更多的半导体元件，各个电路图案被制作得越来越小。例如，随着半导体存储器件的集成度增加，用于半导体存储器件的部件的设计规则正在减小。
[0003]在高度按比例缩放的半导体器件中，形成多条布线和插置在线之间的多个掩埋接触(BC)的工艺变得越来越复杂和/或困难。

技术实现思路

[0004]一些示例实施方式提供了一种可以具有提高的可靠性和/或性能的半导体存储器件。
[0005]可选地或附加地，一些示例实施方式提供了一种用于制造可以具有提高的可靠性和/或性能的半导体存储器件的方法。
[0006]示例实施方式不限于上面提及的目的。上面没有提及的根据各种示例实施方式的其他目的和优点可以从以下描述被理解，并且可以从根据专利技术构思的示例实施方式被更清楚地理解。此外，将容本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器件，包括：衬底，具有单元区和沿着所述单元区的外围限定的外围区，其中所述单元区包括由单元元件分离膜限定的有源区；单元区分离膜，在所述衬底中并限定所述单元区；以及多个存储接触，连接到所述有源区并沿第一方向布置，其中所述多个存储接触包括第一存储接触、第二存储接触和第三存储接触，所述第二存储接触在所述第一存储接触和所述第三存储接触之间，所述第一存储接触和所述第三存储接触中的每个限定气隙，以及所述第二存储接触没有气隙。2.根据权利要求1所述的半导体存储器件，其中所述第一存储接触至所述第三存储接触中的每个包括半导体材料。3.根据权利要求1所述的半导体存储器件，还包括：存储垫；以及信息存储元件，所述存储垫和所述信息存储元件连接到每个所述存储接触。4.根据权利要求3所述的半导体存储器件，其中所述信息存储元件包括连接到所述存储垫的下电极、在所述下电极上的电容器电介质膜和在所述电容器电介质膜上的板上电极。5.根据权利要求1所述的半导体存储器件，还包括：虚设位线组和正常位线组，所述虚设位线组和所述正常位线组在所述单元区上并且在垂直于所述第一方向的第二方向上延伸，其中所述虚设位线组沿着所述单元区的在所述第二方向上延伸的边界。6.根据权利要求5所述的半导体存储器件，其中所述虚设位线组包括在所述第一方向上最靠近所述外围区的第一虚设位线和在所述第一方向上最靠近所述第一虚设位线的第二虚设位线，以及所述第一虚设位线在所述第一方向上的宽度大于所述第二虚设位线在所述第一方向上的宽度。7.根据权利要求5所述的半导体存储器件，其中所述虚设位线组包括在所述第一方向上最靠近所述外围区的第一虚设位线和在所述第一方向上最靠近所述第一虚设位线的第二虚设位线，以及所述第一虚设位线在所述第一方向上的宽度等于所述第二虚设位线在所述第一方向上的宽度。8.一种半导体存储器件，包括：衬底，具有单元区和沿着所述单元区的外围限定的外围区，其中所述单元区包括由单元元件分离膜限定的有源区；单元区分离膜，在所述衬底中并限定所述单元区；多个位线接触，连接到所述有源区并沿第一方向布置；以及位线，在所述多个位线接触上并在所述第一方向上延伸，其中所述多个位线接触包括第一位线接触、第二位线接触和第三位线接触，所述第二位线接触在所述第一位线接触和所述第三位线接触之间，
所述第一位线接触和所述位线在其间具有气隙，以及所述第二位线接触和所述位线在其间不具有气隙。9.根据权利要求8所述的半导体存储器件，其中每个所述位线接触包括半导...

【专利技术属性】
技术研发人员：赵成根，朴禧影，朴晋亨，李根泽，张正赫，郑天炯，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：