【技术实现步骤摘要】
半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请基于并且要求于2021年10月25日向韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0143034的优先权，其全部公开内容通过引用并入本文。
[0003]本专利技术构思涉及半导体器件和/或其制造方法，并且更具体地，涉及包括单元电容器的半导体器件和/或该半导体器件的制造方法。
技术介绍
[0004]用于体现半导体器件的单个精细电路图案的尺寸根据半导体器件的缩小而减小。此外，由于精细电路图案的尺寸减小，在衬底中形成具有小宽度的字线沟槽的工艺期间可能会出现缺陷等。
技术实现思路
[0005]本专利技术构思的一些示例实施例提供了能够防止字线中的不连续缺陷的半导体器件。
[0006]本专利技术构思的一些示例实施例提供了能够防止字线中的不连续缺陷的半导体器件的制造方法。
[0007]根据本专利技术构思的一个方面，一种半导体器件包括：衬底，包括单元阵列区、外围电路区、以及...
【技术保护点】
【技术特征摘要】
1.一种半导体器件，包括：衬底，包括单元阵列区、外围电路区、以及在所述单元阵列区和所述外围电路区之间的边界区；多个栅电极，位于所述衬底的单元阵列区中，所述多个栅电极位于延伸到所述衬底的内部的多个字线沟槽中；器件隔离层，位于所述衬底的外围电路区中，所述器件隔离层限定多个有源区；以及边界结构，位于所述衬底的边界区中，所述边界结构位于延伸到所述衬底的内部的边界沟槽中，其中，所述边界结构包括：掩埋绝缘层，位于所述边界沟槽的内壁上，绝缘衬垫，位于所述掩埋绝缘层上，以及间隙填充绝缘层，位于所述绝缘衬垫上，并填充所述边界沟槽的内部，并且其中，所述绝缘衬垫的上表面位于比所述多个有源区中的对应有源区的上表面低的高度处。2.根据权利要求1所述的半导体器件，其中所述绝缘衬垫包括：第一侧壁，接触所述掩埋绝缘层，以及第二侧壁，接触所述间隙填充绝缘层，并且所述绝缘衬垫的上表面是倾斜的。3.根据权利要求2所述的半导体器件，其中，所述绝缘衬垫的上表面的与所述第一侧壁相邻的第一部分位于比所述绝缘衬垫的上表面的与所述第二侧壁相邻的第二部分低的竖直高度处。4.根据权利要求1所述的半导体器件，其中所述掩埋绝缘层包括：第一侧壁，接触所述多个有源区中的对应有源区的侧壁，以及第二侧壁，接触所述绝缘衬垫，并且所述掩埋绝缘层的上表面是倾斜的。5.根据权利要求4所述的半导体器件，其中，所述掩埋绝缘层的上表面的与所述掩埋绝缘层的第一侧壁相邻的第一部分位于比所述掩埋绝缘层的上表面的与所述掩埋绝缘层的第二侧壁相邻的第二部分高的竖直高度处。6.根据权利要求4所述的半导体器件，其中，所述掩埋绝缘层的上表面的与所述掩埋绝缘层的第一侧壁相邻的部分位于比所述多个有源区中的对应有源区的上表面低的竖直高度处。7.根据权利要求1所述的半导体器件，其中，所述掩埋绝缘层和所述间隙填充绝缘层均包括氧化硅，并且所述绝缘衬垫包括氮化硅。8.根据权利要求1所述的半导体器件，其中所述多个字线沟槽中的至少一个字线沟槽延伸到所述边界区的内部，并且所述至少一个字线沟槽的一部分位于所述掩埋绝缘层和所述绝缘衬垫上。9.根据权利要求8所述的半导体器件，其中，所述至少一个字线沟槽的位于所述掩埋绝
缘层和所述绝缘衬垫上的所述部分具有平坦的底表面。10.根据权利要求1所述的半导体器件，还包括：外围电路晶体管，位于所述外围电路区的多个有源区中的特定有源区中，所述外围电路晶体管包括位于所述特定有源区上的栅极介电层，以及栅电极，位于所述栅极介电层上。11.根据权利要求10所述的半导体器件，其中，所述栅极介电层的一部分覆盖所述特定有源区的位于所述边界区和所述外围电路区之间的边界处的角区。12.根据权利要求11所述的半导体器件，其中所述掩埋绝缘层的上表面位于比所述特定有源区的上表面低的高度处，并且所述栅极介电层的一部分覆盖所述特定有源区的所述角区，并延伸到所述掩埋绝缘层的上表面上。13.一种半导体器件，包括：衬底，包括单元阵列区、外围电路区、以及在所述单元阵列区和所述外围电路区之间的边界区；器件隔离层，位于所述衬...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。