一种二维半导体薄膜的三维堆叠集成电路及其制备方法技术

本发明专利技术公开了一种二维半导体薄膜的三维堆叠集成电路及其制备方法，属于半导体器件技术领域，针对二维材料易于转移的特点，将功能模块化的二维半导体电路，通过三维堆叠集成的方式，成倍提高其集成度；极大的降低了工艺复杂度和加工时间。本发明专利技术的三维集成电路由模块化的单层二维半导体薄膜电路为基础堆叠而成，每一个叠层可以实现特定的逻辑功能，各叠层间由绝缘层隔开，并通过总引出端连接；单层电路由二维半导体薄膜为基础制备得到。本发明专利技术工艺简单、成本低廉，得到的电路器件具有多功能集成、互连缩短、集成度高等优势，可推进二维半导体薄膜材料在集成电路产业中的应用。体薄膜材料在集成电路产业中的应用。体薄膜材料在集成电路产业中的应用。

【技术实现步骤摘要】
一种二维半导体薄膜的三维堆叠集成电路及其制备方法


[0001]本专利技术属于半导体器件
，具体涉及一种二维半导体薄膜的三维堆叠集成电路及其制备方法。

技术介绍

[0002]随着集成电路产业的不断发展，通过缩小器件尺寸以提高集成度的方法已经面临瓶颈。行业内的研究者们试图从材料和集成方法上寻找突破口，如用新型二维半导体材料替代传统硅锗材料，用三维堆叠结构来替换平面结构等等。
[0003]新型二维半导体材料（以磷烯、过渡金属硫属化合物为代表）相对于传统硅锗材料，具有原子层厚度单晶结构，且能带可随层数调节，电子迁移率更高，是构筑高性能集成电路的理想材料。此外，当前研究表面二维材料对传统的MOS、CMOS技术有良好的兼容性。基于传统技术，研究者们利用MoS2构筑各种组合逻辑门和顺序电路（AND, OR, NAND, NOR, XNOR，锁存器，边缘触发寄存器）（Design,Modeling and Fabrication of CVD Grown MoS2Circuits with E
‑
Mode FETs for La本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种二维半导体薄膜的三维堆叠集成电路，其特征在于，包括衬底、多个功能模块化的二维半导体电路层、绝缘层；每个功能模块化的二维半导体电路层通过纳米压印方式堆叠，各层间由绝缘层隔开，每层通过层外引出端互联，每个功能模块化二维半导体电路层能够实现一种复杂的逻辑功能。2.根据权利要求1所述的二维半导体薄膜的三维堆叠集成电路，其特征在于，所述功能模块化的二维半导体电路层由器件阵列、绝缘层、电路逻辑连接和引出层组成，所述器件阵列在绝缘层表面构筑，并通过电路逻辑连接和引出层连接以形成完整电路；所述器件阵列包括有源器件、无源器件；所述电路逻辑连接和引出层为通过电路设计将器件阵列互联以实现特定逻辑功能，并将电源总线和数据传输总线引出至层外引出端以便层间互联。3.根据权利要求2所述的二维半导体薄膜的三维堆叠集成电路，其特征在于，各层功能模块化的二维半导体电路层的电路逻辑连接和引出层之间有绝缘层隔断，且顶部由绝缘层封装。4.根据权利要求2所述的二维半导体薄膜的三维堆叠集成电路，其特征在于，所述器件阵列以二维半导体薄膜为基础制备得到。5.根据权利要求2或3所述的二维半导体薄膜的三维堆叠集成电路，其特征在于，所述绝缘层材料为氧化铝、氧化铪、Si3N4、SiO
x
N
y
、六方氮化硼中一种或多种的二维绝缘体。6.根据权利要求1所述的二维半导体薄膜的三维堆叠集成电路，其特征在于，所述衬底为硅片、蓝宝石或绝缘聚...

【专利技术属性】
技术研发人员：台国安，武子桐，侯闯，
申请(专利权)人：南京航空航天大学，
类型：发明
国别省市：