非易失性存储器件和包括非易失性存储器件的存储系统技术方案

提供了一种非易失性存储器件，包括：第一结构，该第一结构包括第一衬底、外围电路、第一绝缘结构、多个第一接合焊盘、以及第一互连结构；第二结构，该第二结构包括导电蚀刻停止层、公共源极线层、包括交替堆叠的栅极层和层间绝缘层的堆叠结构、穿透堆叠结构的单元区域的多个沟道结构、第二绝缘结构、多个第二接合焊盘、以及第二互连结构，并且该第二结构接合到第一结构；以及连接层，该连接层包括第三绝缘结构、输入/输出通孔、以及输入/输出焊盘，其中，第二绝缘结构和第三绝缘结构之间的界面设置在导电蚀刻停止层的顶表面和底表面之间的竖直高度处。度处。度处。

【技术实现步骤摘要】
非易失性存储器件和包括非易失性存储器件的存储系统
[0001]相关申请的交叉引用
[0002]本申请要求于2021年10月18日向韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0138840的优先权，该申请的公开内容通过全文引用合并于此。


[0003]本专利技术构思的实施例涉及一种非易失性存储器件和包括该非易失性存储器件的存储系统，并且更具体地，涉及一种包括彼此接合的两个结构的三维非易失性存储器件和包括三维非易失性存储器件的存储系统。

技术介绍

[0004]对高性能和小尺寸电子器件的需求已经导致具有非常高集成度和空间利用率的半导体器件的发展。许多半导体器件包括非易失性存储器件，其必须被类似地最小化。为了制造具有高集成度的非易失性存储器件，已经提出了其中多个存储单元沿竖直方向布置的三维非易失性存储器件。
[0005]然而，竖直存储单元具有电荷累积在公共电压线上的问题。这些电荷可以影响数据或导致相邻竖直单元的损坏。因此，需要缓解可以影响连接到公共电压线的所有单元的累积电荷。已经提出了各种缓解方法。然而，它们导致处理步骤数量、制造时间和成本的增加。

技术实现思路

[0006]本专利技术构思的实施例提供了一种可以通过简化的制造工艺制造并且能够执行可靠操作的非易失性存储器件以及包括该非易失性存储器件的存储系统。
[0007]根据本专利技术构思的方面，一种非易失性存储器件包括：第一结构；第二结构；以及连接层，其中，第一结构包括：第一衬底；外围电路，设置在第一衬底上；第一绝缘结构，设置在第一衬底上；多个第一接合焊盘，设置在第一绝缘结构上；以及第一互连结构，被第一绝缘结构围绕，其中，第一互连结构将外围电路电连接到第一接合焊盘；其中，第二结构包括：导电蚀刻停止层；公共源极线层，设置在导电蚀刻停止层上；堆叠结构，包括多个栅极层和多个层间绝缘层，其中，多个栅极层中的栅极层与多个层间绝缘层中的层间绝缘层交替堆叠在公共源极线层上；多个沟道结构，穿透堆叠结构的单元区域并接触公共源极线层；第二绝缘结构，设置在堆叠结构上；多个第二接合焊盘，设置在第二绝缘结构上；以及第二互连结构，被第二绝缘结构围绕，其中，第二互连结构将栅极层和沟道结构电连接到第二接合焊盘，其中，第二绝缘结构接触第一绝缘结构，其中，第二接合焊盘分别接触第一接合焊盘，以及其中，第二结构接合到第一结构；其中，连接层包括：第三绝缘结构，设置在第二结构上并覆盖导电蚀刻停止层和第二绝缘结构；输入/输出通孔，穿透第三绝缘结构并连接到第二互连结构；以及输入/输出焊盘，连接到输入/输出通孔并设置在第三绝缘结构上，并且其中，第二绝缘结构和第三绝缘结构之间的界面位于导电蚀刻停止层的顶表面和底表面之间的
竖直高度处。
[0008]根据本专利技术构思的另一方面，一种非易失性存储器件包括：第一结构；第二结构，接合到第一结构；以及连接层，设置在第二结构上，其中，第一结构包括：第一衬底；外围电路，设置在第一衬底上；第一绝缘结构，设置在第一衬底和外围电路上；多个第一接合焊盘，设置在第一绝缘结构上；以及第一互连结构，被第一绝缘结构围绕，并且将外围电路电连接到第一接合焊盘；其中，第二结构包括：导电蚀刻停止层，包括包含碳的导电材料；公共源极线层，设置为覆盖导电蚀刻停止层的底表面并在垂直于第一衬底的竖直方向上与导电蚀刻停止层重叠，并且公共源极线层包括不包含碳的导电材料；堆叠结构，包括多个栅极层和多个层间绝缘层并且设置在公共源极线层上，其中，多个栅极层中的栅极层和多个层间绝缘层中的层间绝缘层交替堆叠；多个沟道结构，穿透堆叠结构的单元区域并接触公共源极线层；字线切口结构，设置在堆叠结构中并沿水平方向延伸；第二绝缘结构，设置在堆叠结构上；多个第二接合焊盘，设置在第二绝缘结构上，其中，第二接合焊盘分别接合到第一接合焊盘；以及第二互连结构，被第二绝缘结构围绕，并且将栅极层和沟道结构电连接到第二接合焊盘，并且其中，连接层包括：第三绝缘结构，覆盖导电蚀刻停止层的侧表面的上部和顶表面以及第二绝缘结构的顶表面；输入/输出通孔，穿透第三绝缘结构并连接到第二互连结构；以及输入/输出焊盘，连接到输入/输出通孔并设置在第三绝缘结构上。
[0009]根据本专利技术构思的另一方面，一种存储系统包括：非易失性存储器件，包括第一结构、接合到第一结构的第二结构以及设置在第二结构上的连接层；以及存储控制器，电连接到非易失性存储器件并被配置为控制非易失性存储器件，其中，第一结构包括：第一衬底；外围电路，设置在第一衬底上；第一绝缘结构，设置在第一衬底和外围电路上；多个第一接合焊盘，设置在第一绝缘结构上；以及第一互连结构，被第一绝缘结构围绕，并电连接外围电路与多个第一接合焊盘；其中，第二结构包括：导电蚀刻停止层；公共源极线层，设置在导电蚀刻停止层上；堆叠结构，包括设置在公共源极线层上的多个栅极层和多个层间绝缘层，其中，多个栅极层中的栅极层与多个层间绝缘层中的层间绝缘层交替堆叠；多个沟道结构，穿透堆叠结构的单元区域并接触公共源极线层；第二绝缘结构，设置在堆叠结构上；多个第二接合焊盘，设置在第二绝缘结构上；以及第二互连结构，被第二绝缘结构围绕并且将栅极层和沟道结构电连接到多个第二接合焊盘，其中，第二绝缘结构接触第一绝缘结构，多个第二接合焊盘分别接触多个第一接合焊盘，以及第二结构接合到第一结构，其中，连接层包括：第三绝缘结构，设置在第二结构上并覆盖导电蚀刻停止层和第二绝缘结构；输入/输出通孔，穿透第三绝缘结构并连接到第二互连结构；以及输入/输出焊盘，设置在第三绝缘结构上并连接到输入/输出通孔，并且其中，第二绝缘结构和第三绝缘结构之间的界面设置在导电蚀刻停止层的顶表面和底表面之间的竖直高度处，并且第三绝缘结构覆盖导电蚀刻停止层的侧表面的上部和顶表面以及第二绝缘结构的顶表面。
附图说明
[0010]根据以下结合附图进行的详细描述，将更清楚地理解本专利技术构思的实施例，在附图中：
[0011]图1是根据本专利技术构思的示例实施例的非易失性存储器件的框图；
[0012]图2是根据本专利技术构思的示例实施例的非易失性存储器件的示意性透视图；
[0013]图3是根据本专利技术构思的示例实施例的非易失性存储器件的存储单元阵列的等效电路图；
[0014]图4A是根据本专利技术构思的示例实施例的非易失性存储器件的截面图，并且图4B是图4A的区域A的放大图；
[0015]图5A是根据本专利技术构思的示例实施例的非易失性存储器件的底视图，并且图5B是沿图5A的线B
‑
B
′
截取的非易失性存储器件的截面图；
[0016]图6和图7A至图7N是用于描述根据本专利技术构思的示例实施例的制造非易失性存储器件的方法的截面图；
[0017]图8A至图8L是用于描述根据本专利技术构思的示例实施例的制造非易失性存储器件的方法的截面图；
[0018]图9是根据本专利技术构思的示例实施例的包括非易失性存储器件的存储系统的示意图；
[0019]图10是根据本专利技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性存储器件，包括：第一结构；第二结构；以及连接层，其中，所述第一结构包括：第一衬底；外围电路，设置在所述第一衬底上；第一绝缘结构，设置在所述第一衬底上；多个第一接合焊盘，设置在所述第一绝缘结构上；以及第一互连结构，被所述第一绝缘结构围绕，其中，所述第一互连结构将所述外围电路电连接到所述第一接合焊盘；其中，所述第二结构包括：导电蚀刻停止层；公共源极线层，设置在所述导电蚀刻停止层上；堆叠结构，包括多个栅极层和多个层间绝缘层，其中，所述多个栅极层中的栅极层与所述多个层间绝缘层中的层间绝缘层交替堆叠在所述公共源极线层上；多个沟道结构，穿透所述堆叠结构的单元区域并接触所述公共源极线层；第二绝缘结构，设置在所述堆叠结构上；多个第二接合焊盘，设置在所述第二绝缘结构上；以及第二互连结构，被所述第二绝缘结构围绕，其中，所述第二互连结构将所述栅极层和所述沟道结构电连接到所述第二接合焊盘，其中，所述第二绝缘结构接触所述第一绝缘结构，其中，所述第二接合焊盘分别接触所述第一接合焊盘，以及其中，所述第二结构接合到所述第一结构；其中，所述连接层包括：第三绝缘结构，设置在所述第二结构上并覆盖所述导电蚀刻停止层和所述第二绝缘结构；输入/输出通孔，穿透所述第三绝缘结构并连接到所述第二互连结构；以及输入/输出焊盘，连接到所述输入/输出通孔并设置在所述第三绝缘结构上，以及其中，所述第二绝缘结构和所述第三绝缘结构之间的界面位于所述导电蚀刻停止层的顶表面和底表面之间的竖直高度处。2.根据权利要求1所述的非易失性存储器件，其中，所述导电蚀刻停止层覆盖所述公共源极线层的顶表面。3.根据权利要求1所述的非易失性存储器件，其中，所述导电蚀刻停止层的顶表面设置在相对于所述第一衬底的第一竖直高度处，所述第二绝缘结构和所述第三绝缘结构之间的界面设置在相对于所述第一衬底的第二竖直高度处，以及所述导电蚀刻停止层的底表面设置在相对于所述第一衬底的第三竖直高度处，以及其中，所述第一竖直高度与所述第二竖直高度之间的距离小于所述第二竖直高度与所述第三竖直高度之间的距离。4.根据权利要求3所述的非易失性存储器件，其中，所述第一竖直高度与所述第二竖直高度之间的距离小于或等于所述导电蚀刻停止层的厚度的约10％。5.根据权利要求1所述的非易失性存储器件，其中，所述导电蚀刻停止层包括包含碳的导电材料、金属或导电金属氮化物。6.根据权利要求5所述的非易失性存储器件，其中，所述导电蚀刻停止层包括包含约1原子％至约5原子％碳的导电材料。7.根据权利要求1所述的非易失性存储器件，还包括设置在所述公共源极线层和所述堆叠结构之间的下导电层。
8.根据权利要求7所述的非易失性存储器件，其中，所述沟道结构包括沟道层和栅极绝缘层，所述栅极绝缘层设置在所述沟道层和所述堆叠结构的所述单元区域之间，以及其中，所述下导电层穿透所述栅极绝缘层并接触所述沟道层。9.根据权利要求8所述的非易失性存储器件，其中，所述栅极绝缘层还设置在所述公共源极线层与所述沟道层之间。10.根据权利要求1所述的非易失性存储器件，其中，所述堆叠结构包括阶梯区域，所述阶梯区域设置在所述堆叠结构的所述单元区域的相邻侧上并且具有阶梯形状，其中，所述非易失性存储器件还包括虚设沟道结构，所述虚设沟道结构包括导电层和绝缘层，所述导电层穿透所述堆叠结构的所述阶梯区域并接触所述公共源极线层，所述绝缘层设置在所述导电层和所述堆叠结构的所述阶梯区域之间，以及其中，所述公共源极线层通过所述虚设沟道结构的所述导电层、所述第二互连结构、所述第二接合焊盘、所述第一接合焊盘和所述第一互连结构电连接到所述外围电路。11.一种非易失性存储器件，包括：第一结构；第二结构，接合到所述第一结构；以及连接层，设置在所述第二结构上，其中，所述第一结构包括：第一衬底；外围电路，设置在所述第一衬底上；第一绝缘结构，设置在所述第一衬底和所述外围电路上；多个第一接合焊盘，设置在所述第一绝缘结构上；以及第一互连结构，被所述第一绝缘结构围绕，并且将所述外围电路电连接到所述第一接合焊盘；其中，所述第二结构包括：导电蚀刻停止层，包括包含碳的导电材料；公共源极线层，设置为覆盖所述导电蚀刻停止层的底表面并且在垂直于所述第一衬底的竖直方向上与所述导电蚀刻停止层重叠，并且所述公共源极线层包括不包含碳的导电材料；堆叠结构，包括多个栅极层和多个层间绝缘层并且设置在所述公共源极线层上，其中...

【专利技术属性】
技术研发人员：崔茂林，张允瑄，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：