本申请涉及包含竖直存储器单元串的电子装置以及相关存储器装置、系统和方法。所述电子装置包括堆叠、导柱和感测装置，所述堆叠包括覆盖在源极层次上面的交替的导电结构和绝缘结构的层次，所述导柱包括竖直延伸穿过所述堆叠的沟道材料，所述感测装置包括所述源极层次内的栅极材料。所述感测装置的所述栅极材料与所述导柱的所述沟道材料电连通。与所述导柱的所述沟道材料电连通。与所述导柱的所述沟道材料电连通。
【技术实现步骤摘要】
包含存储器单元的竖直串的电子装置以及相关存储器装置、系统和方法
[0001]优先权要求
[0002]本申请要求于2021年9月1日提交的为“包含存储器单元的竖直串的电子装置以及相关存储器装置、系统和方法”的第17/446,649号美国专利申请的申请日的权益，所述美国专利申请的公开内容特此以引用的方式全部并入本文中。
[0003]本文所公开的实施例涉及电子装置设计和制造领域。更具体地说，本公开的实施例涉及包含竖直存储器单元串(例如，NAND存储器单元)的电子装置以及相关存储器装置、系统和方法。
技术介绍
[0004]电子装置(例如，设备、半导体装置、存储器装置)设计者通常希望通过减小单独特征的尺寸且通过减小相邻特征之间的分隔距离来增加电子装置内的特征(例如，组件)的集成度或密度。电子装置设计者还希望设计不仅紧凑而且提供性能优势以及简化设计的架构。减小特征的尺寸和间距增加对用于形成电子装置的方法的需求。一个解决方案是形成三维(3D)电子装置，例如3D NAND装置，在所述三维(3D)电子装置中，存储器单元竖直地定位在衬底上。常规竖直存储器阵列包含竖直延伸穿过一或多个叠组(例如，堆叠结构)中的开口的存储器单元串，所述一或多个叠组包含导电结构和绝缘结构的层次。每个存储器单元串可包含耦合到其上的至少一个选择装置。相比于具有常规平面(例如，二维)晶体管布置的结构，此配置准许通过在裸片上朝上(例如，竖直)构建阵列来使更多数目的切换装置(例如，存取装置、晶体管)位于裸片区域的单元(即，所消耗的有源表面的长度和宽度)中。
[0005]随着3D电子装置的技术进步，竖直存储器单元串阵列正在生产和设计中，其交替的导电材料和介电材料的数量增加以增加存储器单元存取装置的数量。这种增加产生具有较大高度的堆叠，以及通过所述具有较大高度的堆叠的较大竖直存储器单元串。较大竖直存储器单元串中的半导体材料(例如，沟道材料)可能需要运载增加的电流，即所谓的“串电流”，以有效地操作竖直串中的所有存储器单元。串电流不足可能会降低存储器单元的竖直串的可靠性。
技术实现思路
[0006]本文所描述的实施例包括包含竖直存储器单元串(例如，NAND存储器单元)的电子装置以及相关存储器装置、系统和方法。根据本文所描述的实施例，例所述电子装置包括堆叠、导柱和感测装置，所述堆叠包括覆盖在源极层次上面的交替的导电结构和绝缘结构的层次，所述导柱包括竖直延伸穿过所述堆叠的沟道材料，所述感测装置包括所述源极层次内的栅极材料。所述感测装置的所述栅极材料与所述导柱的所述沟道材料电连通。
[0007]根据本文所描述的额外实施例，一种存储器装置包括：竖直延伸的存储器单元串；
存取线，其与所述竖直延伸的存储器单元串电连通且在第一水平方向上延伸；上部数据线，其与所述竖直延伸的存储器单元串电连通且在第二水平方向上延伸，所述第二水平方向大体上横向于所述第一水平方向；下部数据线，其在所述第二水平方向上延伸；以及感测装置，其竖直地插入在所述竖直延伸的存储器单元串与所述下部数据线之间且与所述竖直延伸的存储器单元串和所述下部数据线电连通。所述竖直延伸的存储器单元串的单独串被配置为所述感测装置中的相应感测装置的栅极。
[0008]此外，根据本文所描述的额外实施例，一种形成电子装置的方法包括：形成感测装置，所述感测装置包括源极层次内的栅极材料；在所述源极层次上方形成包括竖直交替的绝缘结构和额外绝缘结构的堆叠；以及形成导柱，所述导柱包括沟道材料和竖直延伸穿过所述堆叠的至少一种介电材料。所述导柱的所述沟道材料与所述感测装置的所述栅极材料电连通。所述方法包括：移除所述额外绝缘结构；以及在竖直邻近的绝缘结构之间形成导电材料。
[0009]根据本文所描述的另外实施例，一种系统包括：处理器，其以可操作方式耦合到输入装置和输出装置；以及存储器装置，其以可操作方式耦合到处理器。所述存储器装置包括：存储器单元串，其竖直延伸穿过交替的介电材料和导电材料的堆叠；以及源极层级感测装置，其在所述存储器单元的串中的至少一些下面。所述源极层级感测装置与覆盖在漏极区上面的源极区电连通且单独地包括与单独的存储器单元串竖直对准的栅极区。
附图说明
[0010]图1A至1N为根据本公开的实施例的说明形成电子装置的方法的简化部分截面图(图1A、1C、1D和1F
‑
1N)和简化部分俯视图(图1B和1E)，其中图1B和1E的俯视图分别沿图1A和1D中的A
‑
A线和B
‑
B线截取；
[0011]图2为根据本公开的实施例的电子装置的部分剖面透视图；
[0012]图3为根据本公开的实施例的电子系统的框图；且
[0013]图4为根据本公开的实施例的基于处理器的系统的框图。
具体实施方式
[0014]公开了一种包含源极层次内的感测装置(例如，感测晶体管)的电子装置(例如，设备、半导体装置、存储器装置)。所述电子装置包含堆叠，所述堆叠包括覆盖在所述源极层次上面的交替导电结构和绝缘结构的层次。导柱包括竖直延伸穿过所述堆叠的沟道材料。包括栅极材料的感测装置位于源极层次内。导柱的沟道材料与感测装置的栅极材料组合形成感测装置的扩展栅极区(例如，栅极)。感测装置的栅极材料可以与导柱的沟道材料电连通(例如,竖直对准)。可在电子装置内以重复图案(例如，阵列)形成任意数量的导柱和相关联的感测装置。
[0015]在一些实施例中，感测装置可与堆叠的单个导柱相关联。例如，感测装置的栅极材料可与导柱的沟道材料竖直对准并与其直接物理接触。导柱的沟道材料可展现相对小于感测装置的栅极材料的宽度的宽度。源极层次的源极材料(例如，源极板)可充当(例如，用作)感测装置的源极区，且源极层次的单独导电线可充当相应感测装置的漏极区。源极层次的导电线可正交于堆叠的导电结构的方向且大体上平行于覆盖在堆叠上面的数据线(例如，
位线)的方向而延伸。在一些实施例中，导柱的沟道材料与感测装置的栅极材料组合提供感测装置的扩展栅极区。换句话说，存储器单元的单独串可被配置为感测装置中的相应一个的栅极。在源极层次内提供感测装置且利用扩展栅极区作为感测装置的栅极可促进在电子装置的操作期间有效地操作存储器单元的单独串中的所有存储器单元所需的所谓的“串电流”的降低(例如，松弛)的电流要求。通过将单独串(例如，NAND串)用作感测装置的栅极，串电流要求可大体上改变(例如，大体上减小)，且可大体上最小化(例如，大体上消除)串电流的降级。此配置可至少部分地提供用于存储器单元的单独串的大体上不同(例如，大体上减小)的串电流要求，而不显著影响导电性。
[0016]以下描述提供具体细节，例如材料组成、形状和大小，以便提供对本公开的实施例的充分描述。然而，所属领域的一般技术人员将理解，本公开的实施例可在不采用这些具体细节的情况下实践。实际上，可结合行业中采用的常规电子装置制作技术实践本公开的实施例。另外，下文提供的描述不形成用于制造电子装置(例如，存储器装置，例如3D NAN本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种电子装置，其包括：堆叠，其包括覆盖在源极层次上面的交替的导电结构和绝缘结构的层次；导柱，其包括竖直延伸穿过所述堆叠的沟道材料；以及感测装置，其包括所述源极层次内的栅极材料，所述感测装置的所述栅极材料与所述导柱的所述沟道材料电连通。2.根据权利要求1所述的电子装置，其中所述感测装置与所述堆叠的单个导柱相关联。3.根据权利要求1或权利要求2所述的电子装置，其中所述感测装置的所述栅极材料竖直对准且与所述导柱的所述沟道材料直接物理接触，展现大体上U形配置的所述沟道材料的对置侧壁之间的宽度相对小于所述栅极材料的宽度。4.根据权利要求1或权利要求2所述的电子装置，其进一步包括在所述源极层次内且正交于所述堆叠的所述导电结构的方向延伸的导电线，其中所述源极层次包括被配置为所述感测装置的源极区的源极材料，且所述导电线中的一个被配置为所述感测装置的漏极区。5.根据权利要求4所述的电子装置，其进一步包括数字线，所述数字线覆盖在所述导柱上面且大体上平行于所述源极层次的所述导电线的方向延伸。6.根据权利要求4所述的电子装置，其中所述感测装置的所述栅极材料的上部部分横向地邻近于所述源极层次的所述源极材料中的一或多种材料。7.根据权利要求1或权利要求2所述的电子装置，其中所述导柱的所述沟道材料与所述感测装置的所述栅极材料组合包括所述感测装置的扩展栅极区。8.根据权利要求1或权利要求2所述的电子装置，其中所述感测装置包括大体上包围所述栅极材料的栅极介电材料和大体上包围所述栅极介电材料的另一沟道材料，所述导柱的所述沟道材料通过所述感测装置的所述栅极介电材料和所述导柱的单元材料中的一或多个与所述感测装置的所述另一沟道材料隔离。9.根据权利要求8所述的电子装置，其中所述感测装置的所述栅极材料和所述另一沟道材料中的一个或两个包括大体上单体结构，所述大体上单体结构包括结晶材料。10.一种存储器装置，其包括：竖直延伸的存储器单元串；存取线，其与所述竖直延伸的存储器单元串电连通且在第一水平方向上延伸；上部数据线，其与所述竖直延伸的存储器单元串电连通且在第二水平方向上延伸，所述第二水平方向大体上横向于所述第一水平方向；下部数据线，其在所述第二水平方向上延伸；以及感测装置，其竖直地插入在所述竖直延伸的存储器单元串与所述下部数据线之间且与所述竖直延伸的存储器单元串和所述下部数据线电连通，所述竖直延伸的存储器单元串的单独串被配置为所述感测装置中的相应感测装置的栅极。11.根据权利要求10所述的存储器装置，其中所述上部数据线的部分与所述下部数据线竖直对准。12.根据权利要求10或权利要求11所述的存储器装置，其中所述感测装置位于所述存取线下方的高度处。13.根据权利要求10或权利要求11所述的存储器装置，其进一步包括源极材料，所述源极材料包括被配置为所述感测装置的源极区的一或多种材料的大体上连续的薄片，且所述
下部数据线被配置为所述感测装置的漏极区。14.根据权利要求13所述的存储器装置，其中所述源极材料包括覆盖在导...
【专利技术属性】
技术研发人员：A，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。