提供了包括沟道结构和贯穿电极的半导体装置以及电子系统。所述半导体装置包括包含下布线的下结构。水平布线层设置在下结构上，同时包括水平导电层和延伸穿过水平导电层的水平绝缘层。堆叠结构设置在水平布线层上。提供在延伸穿过堆叠结构的同时延伸到水平布线层中的沟道结构。提供在延伸穿过堆叠结构和水平绝缘层的同时连接到下布线的贯穿电极。堆叠结构包括重复交替地堆叠的绝缘层和电极层以及设置在绝缘层的侧表面和电极层的侧表面处的层间绝缘层。贯穿电极包括延伸到层间绝缘层中的第一部分以及设置在第一部分与下布线之间的第二部分，同时第二部分具有比第一部分的水平宽度小的水平宽度。平宽度小的水平宽度。平宽度小的水平宽度。
【技术实现步骤摘要】
包括沟道结构和贯穿电极的半导体装置以及电子系统
[0001]本申请要求于2021年9月2日在韩国知识产权局提交的第10
‑
2021
‑
0116688号韩国专利申请的优先权，该韩国专利申请的公开通过引用全部包含于此。
[0002]公开的示例性实施例涉及包括沟道结构和贯穿电极的半导体装置、包括该半导体装置的电子系统以及形成该半导体装置的方法。
技术介绍
[0003]根据半导体装置的高集成度和多功能性，半导体装置的制造工艺变得越来越复杂。构成半导体装置的电路的各种组成元件的纵横比(高宽比)进一步增大。此外，进一步增加了制造工艺的操作。制造工艺的操作的增加导致制造周期的增加和批量生产效率的降低。
技术实现思路
[0004]公开的示例性实施例提供了在实现工艺简化的同时具有批量生产效率的提高的半导体装置、包括该半导体装置的电子系统和形成该半导体装置的方法。
[0005]根据公开的示例性实施例的半导体装置包括下结构，下结构包括多条下布线。水平布线层设置在下结构上。水平布线层包括水平导电层和延伸穿过水平导电层的水平绝缘层。堆叠结构设置在水平布线层上。提供在延伸穿过堆叠结构的同时延伸到水平布线层中的沟道结构。提供在延伸穿过堆叠结构和水平绝缘层的同时连接到多条下布线的贯穿电极。堆叠结构包括重复交替地堆叠的多个绝缘层和多个电极层以及设置在多个绝缘层的侧表面和多个电极层的侧表面处的层间绝缘层。贯穿电极包括第一部分和第二部分。第一部分延伸到层间绝缘层中。第二部分设置在第一部分与多条下布线之间。第二部分具有比第一部分的水平宽度小的水平宽度。
[0006]根据公开的示例性实施例的半导体装置包括下结构，下结构包括多条下布线。提供设置在下结构上并且包括水平导电层和延伸穿过水平导电层的水平绝缘层的水平布线层。堆叠结构设置在水平布线层上。提供在延伸穿过堆叠结构的同时延伸到水平布线层中的沟道结构。提供在延伸穿过堆叠结构和水平绝缘层的同时连接到多条下布线的多个单元接触插塞。堆叠结构包括重复交替地堆叠的多个绝缘层和多个电极层以及设置在多个绝缘层的侧表面和多个电极层的侧表面处的层间绝缘层。多个单元接触插塞中的每个包括第一部分和第二部分。第一部分在延伸穿过多个绝缘层和多个电极层的同时延伸到水平绝缘层中。第二部分设置在第一部分与多条下布线之间。第二部分具有比第一部分的水平宽度小的水平宽度。多个单元接触插塞中的每个连接到多个电极层中的对应的电极层。
[0007]根据公开的示例性实施例的电子系统包括位于主基底上的半导体装置。提供在主基底上电连接到半导体装置的控制器。半导体装置包括：下结构，包括多条下布线；水平布线层，设置在下结构上，水平布线层包括水平导电层和延伸穿过水平导电层的水平绝缘层；
堆叠结构，位于水平布线层上；沟道结构，在延伸穿过堆叠结构的同时延伸到水平布线层中；以及贯穿电极，在延伸穿过堆叠结构和水平绝缘层的同时连接到多条下布线。堆叠结构包括重复交替地堆叠的多个绝缘层和多个电极层以及设置在多个绝缘层的侧表面和多个电极层的侧表面处的层间绝缘层。贯穿电极包括第一部分和第二部分。第一部分延伸到层间绝缘层中。第二部分设置在第一部分与多条下布线之间。第二部分具有比第一部分的水平宽度小的水平宽度。
附图说明
[0008]通过以下结合附图的详细描述，将更清楚地理解专利技术构思的实施例，在附图中，相同的附图标记始终表示相同的元件。
[0009]图1是解释根据公开的示例性实施例的半导体装置的剖视图。
[0010]图2至图10是分别示出图1的部分的剖视图。
[0011]图11是解释根据公开的示例性实施例的半导体装置的剖视图。
[0012]图12至图35是解释根据公开的示例性实施例的半导体装置形成方法的剖视图。
[0013]图36是示意性地示出根据公开的示例性实施例的包括半导体装置的电子系统的视图。
[0014]图37是示意性地示出根据公开的示例性实施例的包括半导体装置的电子系统的透视图。
具体实施方式
[0015]将理解的是，尽管术语“第一”、“第二”、“第三”等可以在此用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。除非上下文另有指出，否则这些术语仅例如作为命名约定而用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本专利技术的教导的情况下，下面在说明书的一个部分中讨论的第一元件、组件、区域、层或部分可以在说明书的另一部分中或在权利要求书中被称为第二元件、组件、区域、层或部分。另外，在某些情况下，即使在说明书中没有使用“第一”、“第二”等描述术语，但是在权利要求中仍然可以将其称为“第一”或“第二”，以将不同的要求保护的元件彼此区分开。
[0016]当涉及取向(方位)、布局、位置、形状、尺寸、量或其他量度时，如在此所使用的诸如“相同”、“相等”、“平面”或“共面”的术语不一定表示完全相同的取向(方位)、布局、位置、形状、尺寸、量或其他量度，而是旨在包含在例如由于制造工艺而可能发生的可接受变化内的几乎相同的取向(方位)、布局、位置、形状、尺寸、量或其他量度。除非上下文或其他陈述另有指出，否则术语“基本(基本上)”可以在此用于强调该含义。例如，描述为“基本相同”、“基本相等”或“基本平面”的项可以是完全相同、完全相等或完全平面的，或者可以在例如由于制造工艺而可能发生的可接受变化内是相同、相等或平面的。
[0017]图1是解释根据公开的示例性实施例的半导体装置的剖视图。图2至图10是分别示出图1的部分的剖视图。在实施例中，根据公开的示例性实施例的半导体装置可以包括非易失性存储器(诸如VNAND或3D闪存)。根据公开的示例性实施例的半导体装置可以解释为包括外围上单元(cell
‑
on
‑
peripheral，COP)结构。
[0018]参照图1，根据公开的示例性实施例的半导体装置可以包括单元区域CEL和互连区域THV。单元区域CEL可以包括单元阵列区域CA和连接区域EX。根据公开的示例性实施例的半导体装置可以包括下结构20、水平布线层40、第一堆叠结构60、第二堆叠结构80、多个沟道结构110、多个分离绝缘图案120、多个贯穿电极130、源极接触插塞140、多个单元接触插塞151、152、153和154、第一覆盖层173、第二覆盖层174、第一上绝缘层231、第二上绝缘层233、多个位插塞241、多条位线243、多个第一上插塞251、多条第一上布线253、第二上插塞262、第二上布线264、第三上插塞275以及第三上布线277。
[0019]多个沟道结构110可以设置在单元阵列区域CA中。源极接触插塞140以及多个单元接触插塞151、152、153和154可以设置在连接区域EX中。多个单元接触插塞151、152、153和154可以包括第一单元接触插塞151、第二单元接触插塞152、第三单元接触插塞1本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，所述半导体装置包括：下结构，包括多条下布线；水平布线层，设置在下结构上，水平布线层包括水平导电层和延伸穿过水平导电层的水平绝缘层；堆叠结构，位于水平布线层上；沟道结构，在延伸穿过堆叠结构的同时延伸到水平布线层中；以及贯穿电极，在延伸穿过堆叠结构和水平绝缘层的同时连接到所述多条下布线中的对应的下布线，其中，堆叠结构包括：多个绝缘层和多个电极层，重复交替地堆叠；以及层间绝缘层，设置在所述多个绝缘层的侧表面和所述多个电极层的侧表面处，并且其中，贯穿电极包括：第一部分，延伸到层间绝缘层中；以及第二部分，设置在第一部分与所述多条下布线中的对应的下布线之间，第二部分具有比第一部分的水平宽度小的水平宽度。2.根据权利要求1所述的半导体装置，其中，第二部分的中心与第一部分的中心不对准。3.根据权利要求1所述的半导体装置，其中，第二部分延伸穿过层间绝缘层和水平绝缘层。4.根据权利要求1所述的半导体装置，其中，第一部分和第二部分之间的第一边界与下结构的底表面之间的距离大于沟道结构的最下端与下结构的底表面之间的距离。5.根据权利要求1所述的半导体装置，其中，第一部分和第二部分之间的第一边界与下结构的底表面之间的距离小于所述多个电极层的最下端与下结构的底表面之间的距离。6.根据权利要求1所述的半导体装置，其中，第一部分和第二部分之间的第一边界与下结构的底表面之间的距离大于所述多个电极层的最下端与下结构的底表面之间的距离。7.根据权利要求1所述的半导体装置，其中，所述多个绝缘层包括多个第一绝缘层和多个第二绝缘层，所述多个电极层包括多个第一电极层和多个第二电极层，层间绝缘层包括第一层间绝缘层和第二层间绝缘层，堆叠结构包括：第一堆叠结构，包括所述多个第一绝缘层、所述多个第一电极层和第一层间绝缘层；以及第二堆叠结构，设置在第一堆叠结构上，第二堆叠结构包括所述多个第二绝缘层、所述多个第二电极层和第二层间绝缘层，贯穿电极还包括：第三部分，延伸到第二层间绝缘层中；以及第四部分，设置在第三部分与第一部分之间，第四部分具有比第三部分的水平宽度小的水平宽度，并且第一部分延伸到第一层间绝缘层中。8.根据权利要求7所述的半导体装置，其中，第二部分的中心与第四部分的中心对准。9.根据权利要求7所述的半导体装置，其中，第四部分的中心与第三部分的中心不对准。10.根据权利要求7所述的半导体装置，其中，第二部分的水平宽度基本等于第四部分的水平宽度。11.根据权利要求1所述的半导体装置，所述半导体装置还包括：
单元接触插塞，在延伸穿过堆叠结构和水平绝缘层的同时连接到所述多条下布线中的对应的下布线，其中，单元接触插塞包括：第五部分，在延伸穿过堆叠结构的同时延伸到水平绝缘层中；以及第六部分，设置在第五部分与所述多条下布线中的对应的下布线之间，第六部分具有比第五部分的水平宽度小的水平宽度，并且其中，单元接触插塞连接到所述多个电极层中的对应的电极层。12.根据权利要求11所述的半导体装置，其中，第六部分的中心与第五部分的中心不对准。13.根据权利要求11所述的半导体装置，其中，第五部分和第六部分之间的第二边界与下结构的底表面之间的距离小于沟道结构的最下端与下结构的底表面之间的距离。14.根据权利要求1所述的半导体装置，所述半导...
【专利技术属性】
技术研发人员：朴珍荣，金爀，陆然根，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。