屏蔽栅沟槽型晶体管的制备方法及屏蔽栅沟槽型晶体管技术

本发明专利技术涉及一种屏蔽栅沟槽型晶体管的制备方法及屏蔽栅沟槽型晶体管。所述方法包括：提供半导体结构，半导体结构包括第一半导体材料层、源极沟槽、栅极沟槽、第一场介质层、源极导电层、第二场介质层、屏蔽栅和保护层；第二场介质层和屏蔽栅暴露栅极沟槽的上部内壁；保护层覆盖第一场介质层及源极导电层的表面，并且暴露栅极沟槽内的第二场介质层和屏蔽栅；在保护层的保护作用下执行氧化工艺，以使栅极沟槽的上部内壁被氧化为栅氧化物层，并且屏蔽栅的表层被氧化形成隔离层；执行沉积工艺，在栅极沟槽的上部填充形成栅极；栅极与屏蔽栅被隔离层隔开。本发明专利技术的技术方案，能提高屏蔽栅沟槽型晶体管的稳定性。型晶体管的稳定性。型晶体管的稳定性。

【技术实现步骤摘要】
屏蔽栅沟槽型晶体管的制备方法及屏蔽栅沟槽型晶体管


[0001]本专利技术涉及半导体制造领域，特别是涉及一种屏蔽栅沟槽型晶体管的制备方法及屏蔽栅沟槽型晶体管。

技术介绍

[0002]具有屏蔽栅沟槽(Shield Gate Trench，SGT)结构的金属
‑
氧化层半导体场效晶体管(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，MOSFET)是目前先进的MOSFET技术，能够很好地解决导通电阻和寄生电容之间的矛盾，同时降低系统的导通损耗和开关损耗，提高了系统使用效率。
[0003]但是，对于小尺寸的MOSFET，终端区(源极)形貌受各向应力交互影响，临近元胞(cell)区的台面(MESA)会产生向元胞区的变形弯曲，甚至产生裂纹或断裂，进而导致MOSFET失效。

技术实现思路

[0004]有鉴于此，本申请实施例为解决
技术介绍
中存在的至少一个问题而提供一种屏蔽栅沟槽型晶体管的制备方法及屏蔽栅沟槽型晶本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种屏蔽栅沟槽型晶体管的制备方法，其特征在于，所述方法包括：提供半导体结构，所述半导体结构包括第一半导体材料层、形成在所述第一半导体材料层内的源极沟槽和栅极沟槽、形成在所述源极沟槽内的第一场介质层和源极导电层、形成在所述栅极沟槽内的第二场介质层和屏蔽栅、以及形成在所述第一半导体材料层的顶表面的保护层；所述第二场介质层和所述屏蔽栅暴露所述栅极沟槽的上部内壁；所述保护层覆盖所述第一场介质层及所述源极导电层的表面，并且暴露所述栅极沟槽内的第二场介质层和屏蔽栅；在所述保护层的保护作用下执行氧化工艺，以使所述栅极沟槽的所述上部内壁被氧化为栅氧化物层，并且屏蔽栅的表层被氧化形成隔离层；执行沉积工艺，在所述栅极沟槽的上部填充形成栅极；所述栅极与所述屏蔽栅被所述隔离层隔开。2.根据权利要求1所述的屏蔽栅沟槽型晶体管的制备方法，其特征在于，所述方法还包括：在所述第一半导体材料层的顶表面上沉积保护层；执行刻蚀工艺，将所述保护层除覆盖所述第一场介质层及所述源极导电层之外的部分去除，以暴露所述栅极沟槽内的第二场介质层和屏蔽栅。3.根据权利要求1所述的屏蔽栅沟槽型晶体管的制备方法，其特征在于，所述方法还包括：在所述第一半导体材料层的顶表面上沉积保护层；执行刻蚀工艺，将所述保护层除覆盖所述第一场介质层及所述源极导电层之外的部分去除，以暴露所述栅极沟槽内的第二场介质层和屏蔽栅；刻蚀去除所述第二场介质层及屏蔽栅靠近所述栅极沟槽开口的部分。4.根据权利要求3所述的屏蔽栅沟槽型晶体管的制备方法，其...

【专利技术属性】
技术研发人员：陆凌杰，袁家贵，丛茂杰，沈新林，
申请(专利权)人：绍兴中芯集成电路制造股份有限公司，
类型：发明
国别省市：