屏蔽栅沟槽型晶体管的制备方法及屏蔽栅沟槽型晶体管技术

本发明专利技术涉及一种屏蔽栅沟槽型晶体管的制备方法及屏蔽栅沟槽型晶体管。所述方法包括：提供半导体结构，半导体结构包括第一半导体材料层、源极沟槽、栅极沟槽、第一场介质层、源极导电层、第二场介质层、屏蔽栅和保护层；第二场介质层和屏蔽栅暴露栅极沟槽的上部内壁；保护层覆盖第一场介质层及源极导电层的表面，并且暴露栅极沟槽内的第二场介质层和屏蔽栅；在保护层的保护作用下执行氧化工艺，以使栅极沟槽的上部内壁被氧化为栅氧化物层，并且屏蔽栅的表层被氧化形成隔离层；执行沉积工艺，在栅极沟槽的上部填充形成栅极；栅极与屏蔽栅被隔离层隔开。本发明专利技术的技术方案，能提高屏蔽栅沟槽型晶体管的稳定性。型晶体管的稳定性。型晶体管的稳定性。

【技术实现步骤摘要】
屏蔽栅沟槽型晶体管的制备方法及屏蔽栅沟槽型晶体管


[0001]本专利技术涉及半导体制造领域，特别是涉及一种屏蔽栅沟槽型晶体管的制备方法及屏蔽栅沟槽型晶体管。

技术介绍

[0002]具有屏蔽栅沟槽(Shield Gate Trench，SGT)结构的金属
‑
氧化层半导体场效晶体管(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，MOSFET)是目前先进的MOSFET技术，能够很好地解决导通电阻和寄生电容之间的矛盾，同时降低系统的导通损耗和开关损耗，提高了系统使用效率。
[0003]但是，对于小尺寸的MOSFET，终端区(源极)形貌受各向应力交互影响，临近元胞(cell)区的台面(MESA)会产生向元胞区的变形弯曲，甚至产生裂纹或断裂，进而导致MOSFET失效。

技术实现思路

[0004]有鉴于此，本申请实施例为解决
技术介绍
中存在的至少一个问题而提供一种屏蔽栅沟槽型晶体管的制备方法及屏蔽栅沟槽型晶体管。
[0005]为达到上述目的，本申请的技术方案是这样实现的：
[0006]第一方面，本申请实施例提供了一种屏蔽栅沟槽型晶体管的制备方法，所述方法包括：
[0007]提供半导体结构，所述半导体结构包括第一半导体材料层、形成在所述第一半导体材料层内的源极沟槽和栅极沟槽、形成在所述源极沟槽内的第一场介质层和源极导电层、形成在所述栅极沟槽内的第二场介质层和屏蔽栅、以及形成在所述第一半导体材料层的顶表面的保护层；所述第二场介质层和所述屏蔽栅暴露所述栅极沟槽的上部内壁；所述保护层覆盖所述第一场介质层及所述源极导电层的表面，并且暴露所述栅极沟槽内的第二场介质层和屏蔽栅；
[0008]在所述保护层的保护作用下执行氧化工艺，以使所述栅极沟槽的所述上部内壁被氧化为栅氧化物层，并且屏蔽栅的表层被氧化形成隔离层；
[0009]执行沉积工艺，在所述栅极沟槽的上部填充形成栅极；所述栅极与所述屏蔽栅被所述隔离层隔开。
[0010]可选地，所述方法还包括：
[0011]在所述第一半导体材料层的顶表面上沉积保护层；
[0012]执行刻蚀工艺，将所述保护层除覆盖所述第一场介质层及所述源极导电层之外的部分去除，以暴露所述栅极沟槽内的第二场介质层和屏蔽栅。
[0013]可选地，所述方法还包括：
[0014]在所述第一半导体材料层的顶表面上沉积保护层；
[0015]执行刻蚀工艺，将所述保护层除覆盖所述第一场介质层及所述源极导电层之外的
部分去除，以暴露所述栅极沟槽内的第二场介质层和屏蔽栅；
[0016]刻蚀去除所述第二场介质层及屏蔽栅靠近所述栅极沟槽开口的部分。
[0017]可选地，所述刻蚀去除所述第二场介质层及屏蔽栅靠近所述栅极沟槽开口的部分，包括：
[0018]刻蚀去除所述屏蔽栅靠近所述栅极沟槽开口的部分；
[0019]去除保护层上的光刻胶层；
[0020]刻蚀去除所述第二场介质层靠近所述栅极沟槽开口的部分。
[0021]可选地，在执行所述沉积工艺，在所述栅极沟槽的上部填充形成栅极之后，所述方法还包括：
[0022]将所述保护层从第一半导体材料层的顶表面去除。
[0023]可选地，在执行所述沉积工艺，在所述栅极沟槽的上部填充形成栅极之后，将所述保护层从第一半导体材料层的顶表面去除之前，所述方法还包括：
[0024]执行退火工艺，以改善所述栅极的晶粒。
[0025]可选地，在将所述保护层从第一半导体材料层的顶表面去除之后，所述方法还包括：
[0026]在所述第一半导体材料层的顶表面形成隔离介质层，以绝缘覆盖所述源极导电层和所述栅极的上方。
[0027]可选地，在所述第一半导体材料层的顶表面形成隔离介质层之后，所述方法还包括：
[0028]形成连接层，所述连接层的部分穿过所述隔离介质层，连接到所述源极导电层。
[0029]可选地，所述氧化工艺为湿式氧化工艺。
[0030]可选地，所述保护层的材料为氮化硅本申请实施例所提供的一种屏蔽栅沟槽型晶体管的制备方法及屏蔽栅沟槽型晶体管，所述方法包括：提供半导体结构，所述半导体结构包括第一半导体材料层、形成在所述第一半导体材料层内的源极沟槽和栅极沟槽、形成在所述源极沟槽内的第一场介质层和源极导电层、形成在所述栅极沟槽内的第二场介质层和屏蔽栅、以及形成在所述第一半导体材料层的顶表面的保护层；所述第二场介质层和所述屏蔽栅暴露所述栅极沟槽的上部内壁；所述保护层覆盖所述第一场介质层及所述源极导电层的表面，并且暴露所述栅极沟槽内的第二场介质层和屏蔽栅；在所述保护层的保护作用下执行氧化工艺，以使所述栅极沟槽的所述上部内壁被氧化为栅氧化物层，并且屏蔽栅的表层被氧化形成隔离层；执行沉积工艺，在所述栅极沟槽的上部填充形成栅极；所述栅极与所述屏蔽栅被所述隔离层隔开。其中，执行氧化工艺时，所述保护层覆盖所述第一场介质层及所述源极导电层进行保护，使得所述第一场介质层及所述源极导电层没有被氧化，也就不会因氧化而产生氧化应力。如此，本申请实施例所提供的屏蔽栅沟槽型晶体管的制备方法及屏蔽栅沟槽型晶体管，能够改善屏蔽栅沟槽型晶体管的终端区的应力情况，减少MESA的变形或断裂，提高屏蔽栅沟槽型晶体管的稳定性。
[0031]本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
[0032]此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0033]图1为本申请实施例一提供的屏蔽栅沟槽型晶体管的制备方法的流程示意图；
[0034]图2
‑
图8为本申请实施例一提供的屏蔽栅沟槽型晶体管的制备方法中各个工艺过程中的一种剖视示意图；
[0035]图9为本申请实施例二提供的屏蔽栅沟槽型晶体管的制备方法的流程示意图；
[0036]图10为本申请实施例二提供的屏蔽栅沟槽型晶体管的制备方法中步骤202中的更具体的流程示意图；
[0037]图11
‑
图19为本申请实施例二提供的屏蔽栅沟槽型晶体管的制备方法中各个工艺过程中的一种剖视示意图。
[0038]附图标记说明：
[0039]30、基底层；40、第一半导体材料层；41、台面(MESA)；50、源极沟槽；51、第一场介质层；511、凹坑；52、源极导电层；60、栅极沟槽；61、第二场介质层；62、屏蔽栅；631、栅氧化物层；632、隔离层；64、栅极；641、导体氧化层；70、保护层；71、第一光刻胶层；81、第二光刻胶层；90、隔离介质层。
具体实施方式
[0040]下面将参照附图更详细地描述本申请公开的示例性本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种屏蔽栅沟槽型晶体管的制备方法，其特征在于，所述方法包括：提供半导体结构，所述半导体结构包括第一半导体材料层、形成在所述第一半导体材料层内的源极沟槽和栅极沟槽、形成在所述源极沟槽内的第一场介质层和源极导电层、形成在所述栅极沟槽内的第二场介质层和屏蔽栅、以及形成在所述第一半导体材料层的顶表面的保护层；所述第二场介质层和所述屏蔽栅暴露所述栅极沟槽的上部内壁；所述保护层覆盖所述第一场介质层及所述源极导电层的表面，并且暴露所述栅极沟槽内的第二场介质层和屏蔽栅；在所述保护层的保护作用下执行氧化工艺，以使所述栅极沟槽的所述上部内壁被氧化为栅氧化物层，并且屏蔽栅的表层被氧化形成隔离层；执行沉积工艺，在所述栅极沟槽的上部填充形成栅极；所述栅极与所述屏蔽栅被所述隔离层隔开。2.根据权利要求1所述的屏蔽栅沟槽型晶体管的制备方法，其特征在于，所述方法还包括：在所述第一半导体材料层的顶表面上沉积保护层；执行刻蚀工艺，将所述保护层除覆盖所述第一场介质层及所述源极导电层之外的部分去除，以暴露所述栅极沟槽内的第二场介质层和屏蔽栅。3.根据权利要求1所述的屏蔽栅沟槽型晶体管的制备方法，其特征在于，所述方法还包括：在所述第一半导体材料层的顶表面上沉积保护层；执行刻蚀工艺，将所述保护层除覆盖所述第一场介质层及所述源极导电层之外的部分去除，以暴露所述栅极沟槽内的第二场介质层和屏蔽栅；刻蚀去除所述第二场介质层及屏蔽栅靠近所述栅极沟槽开口的部分。4.根据权利要求3所述的屏蔽栅沟槽型晶体管的制备方法，其...

【专利技术属性】
技术研发人员：陆凌杰，袁家贵，丛茂杰，沈新林，
申请(专利权)人：绍兴中芯集成电路制造股份有限公司，
类型：发明
国别省市：