一种多芯片封装结构制造技术

本申请公开一种多芯片封装结构，属于芯片封装技术领域，该多芯片封装结构的第一布线层内设置有第一层内布线，第一布线层的第一槽体内设置有第一焊盘，第二槽体内设置有第二焊盘；第一芯片容置于第一槽体中，并与第一焊盘键合连接；第二芯片容置于第二槽体中，并与第二焊盘键合连接，以通过第一层内布线连接第一芯片；第二布线层堆叠设置在第一布线层凹设有第一槽体的一侧表面上，第二布线层内设置有连接第一层内布线的第二层内布线；第三芯片固设在第二布线层远离第一布线层所在的一侧表面上，且第三芯片依次通过第二层内布线及第一层内布线连接第一芯片。本技术方案，可减少产品占用面积，缩短芯片间信号传输距离，提高芯片间信号传输效率。间信号传输效率。间信号传输效率。

【技术实现步骤摘要】
一种多芯片封装结构


[0001]本申请涉及芯片封装
，具体涉及一种多芯片封装结构。

技术介绍

[0002]随着半导体及集成电路技术的进步，系统集成要求进一步提升，当前的电子电路设计和制造，都朝着尺寸更小、集成密度更高的方向发展，相当大的工作都集中在多芯片封装领域。在先进的封装形式中，通过晶圆级封装技术，将主控芯片、存储芯片以及CIS(Contact Image Sensor，接触式图像传感器)芯片等组装在基板上，然后集成于一个封装体中，形成相应的多芯片封装结构。
[0003]目前，晶圆级封装因其具有封装尺寸小、互连密度高且信号损失小的优点而被广泛地应用于多芯片封装结构中，同时，晶圆级封装中应用到的RDL First工艺(即先制作布线层，再将芯片装载于布线层上的工艺)可以实现更高密度和更小间距的器件互连。然而，专利技术人发现现有的多芯片晶圆级封装结构大多将多个芯片以平面排布方式封装在布线层的一侧表面上，然后通过布线层内的层内布线实现芯片间及外部信号互连。这种封装方式不仅容易导致产品占用面积过大，而且也会导致布线层内的布线间距变长，进本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多芯片封装结构，其特征在于，包括第一布线层、第二布线层、第一芯片、第二芯片以及第三芯片；所述第一布线层内设置有第一层内布线，所述第一布线层的至少一侧表面分别凹设有第一槽体和第二槽体，所述第一槽体内设置有与所述第一层内布线连接的第一焊盘，所述第二槽体内设置有与所述第一层内布线连接的第二焊盘；所述第一芯片容置于所述第一槽体中，并与所述第一焊盘键合连接；所述第二芯片容置于所述第二槽体中，并与所述第二焊盘键合连接，以通过所述第一层内布线连接所述第一芯片；所述第二布线层堆叠设置在所述第一布线层凹设有所述第一槽体的一侧表面上，所述第二布线层内设置有与所述第一层内布线连接的第二层内布线；所述第三芯片固设在所述第二布线层远离所述第一布线层所在的一侧表面上，且所述第三芯片依次通过所述第二层内布线及所述第一层内布线连接所述第一芯片。2.根据权利要求1所述的多芯片封装结构，其特征在于，所述第一槽体的底壁设置有多个所述第一焊盘，所述第一芯片面向所述第一槽体的底壁的一侧表面凸设有与多个所述第一焊盘一一对应键合连接的多个第一焊脚。3.根据权利要求2所述的多芯片封装结构，其特征在于，所述第一布线层远离所述第二布线层所在的一侧表面上设置有第一芯片电极触点，所述第一层内布线包括第一信号传输线，所述第一信号传输线的一端连接所述第一芯片电极触点，所述第一信号传输线的另一端连接一个所述第一焊盘。4.根据权利要求2所述的多芯片封装结构，其特征在于，所述第二槽体凹设在所述第一布线层与所述第二布线层相接的一侧表面上，所述第二槽体的底壁设置有多个所述第二焊盘，所述第二芯片面向所述第二槽体的底壁的一侧表面凸设有与多个所述第二焊盘一一对应键合连接的多个第二焊脚；或，所述第二槽体凹设在所述第一布线层远离所述第二布线层所在的一侧表面上，所述第二槽体的底壁设置有多个所述第二焊盘，所述第二芯片面向所述第二槽体的底壁的一侧表面凸设有与多个所述第二焊盘一一对应键合连接的多个第二焊脚。5.根据权利要求4所述的多芯片封装结构，其特征在于，所述第一层内布线包括第二信号传输线，所述第二信...

【专利技术属性】
技术研发人员：赖振楠，刘清水，
申请(专利权)人：深圳宏芯宇电子股份有限公司，
类型：新型
国别省市：