一种高速3D堆叠图像传感器制造技术

本发明专利技术公开了一种高速3D堆叠图像传感器。光电莫特忆阻器与传统（数模转换）AD电路相比，在功能上光电莫特忆阻器可以直接将光信号转变成频率脉冲信号，实现光信号感知、信号转换一体化。在结构上，莫特忆阻器是三维立体垂直结构，可以做成阵列结构，并根据需要进一步形成多层立体堆叠结构，而传统AD难以堆叠，它是平面结构，占芯片面积规模很大；其次，莫特器件单元尺寸非常小，可以做大规模阵列，一次性处理，在面积和体积上优势非常明显；在芯片3D堆叠结构中，解决了传统（数模转换）AD无法克服的芯片引线互联问题。尤其适用于3D堆叠结构的图像传感器。像传感器。像传感器。

【技术实现步骤摘要】
一种高速3D堆叠图像传感器


[0001]本专利技术涉及图像传感器领域，涉及一种3D堆叠高速图像传感器。

技术介绍

[0002]图像传感器在军事、医疗、安防、工业等各个领域得到了广泛应用。目前市场上的图像传感产品一般体积较大，功能单一。图像传感器芯片一般只有模拟信号输出，还需要在芯片外进行模数转换及数字处理阵列，导致产品体积较大，应用不便。
[0003]随着半导体技术的发展，CMOS图像传感器(CIS)芯片朝着高分辨率、高性能方向发展，芯片的三维(3D)堆叠技术愈发成熟，并越来越多地用到CIS的设计与制造中。通过3D堆叠技术将像元(Pixel)中的器件分开放到上下堆叠的不同芯片中，缩小了单个像元的面积，同时可以实现对像元中不同器件的分别调整工艺，有利于提升CIS芯片的性能。在垂直方向进行的芯片叠放，这种技术所带来的特点是改变了原有的在单位面积上不断增加晶体管的方式，在垂直方向上进行芯片叠放，实现芯片的功能多样化。

技术实现思路

[0004]本专利技术提供一种高速3D堆叠图像传感器，其特征在于，包括：光电莫特忆阻器阵列、存储层、逻辑电路层；光电莫特忆阻器阵列、存储层、逻辑电路层分别建立在相堆叠的三个芯片上，芯片之间用金属连接柱进行连接，芯片之间用金属
‑
金属连接柱进行连接，也可采用硅通孔TSV工艺；所述光电莫特忆阻器阵列层位于芯片最上层，包括多个莫特忆阻器单元，用于将光信号转换为数字信号并量化编码输出；所述存储层位于光电莫特忆阻器阵列层下方，包含多个存储单元，用于临时存储数据；所述逻辑电路层包含方波整形电路和数字频率计TDC，以及控制单元电路，方波整形电路和数字频率计TDC用于对莫特忆阻器出来的脉冲信号进行滤波整形以及量化编码；所述控制单元电路包括用于控制储单元读出和写入的逻辑电路。
[0005]所述光电莫特忆阻器阵列由n
×
m个莫特忆阻器感光单元组成，n为行数，m为列数。
[0006]所述光电莫特忆阻器阵列包含底电极层、中间介质层、顶电极层。
[0007]所述光电莫特忆阻器阵列顶电极层可为石墨烯、银纳米线、氧化铟锡薄膜制作而成的可透光的金属薄膜；所述光电莫特忆阻器中间介质层为二氧化钒或者氧化钒与钨、铌元素的化学反应物；所述光电莫特忆阻器底电极层材料为铂、钨、银、氮化钛、钯中的一种或多种。
[0008]所述光电莫特忆阻器阵列为了增加光感，可对顶电极进行开窗，让中间层直接暴露。
[0009]所述存储层位置可以与逻辑电路层互换。
[0010]所述存储层可由莫特忆阻器组成，通过改变莫特忆阻器阻变层材料，使得莫特忆阻器具有不同阻态，实现存储功能。
[0011]所述的光电莫特忆阻器的每一个单元对应存储层的一个存储器，每个存储器包括
至少一个存储单元和至少一个逻辑电路。
[0012]本专利技术优势在于：经过实验室测比，采用该方案架构设计出的图像传感器芯片在同等条件下相比传统芯片，体积和面积减小了32.5%左右。同时具有高速输出，芯片高度集成，应用方便的优点，能有效提高芯片的易用性和性能。
附图说明
[0013]图1为本专利技术实施例一种高速3D堆叠图像传感器示意图。
[0014]图2为本专利技术实施例光电莫特忆阻器结构示意图。
[0015]图3为本专利技术实施例光电莫特忆阻器阵列示意图。
实施方式
[0016]下面结合附图，通过具体实例，进一步阐述本专利技术，但不以任何方式限制本专利技术。
[0017]本专利技术包含一种3D堆叠图像传感器结构，如图1所示，包括光电莫特忆阻器阵列1、存储层2、逻辑电路层3。分别建立在相堆叠的三个芯片上，芯片之间用金属连接柱4进行连接。
[0018]其中莫特忆阻器阵列层1位于芯片最上层，包括多个莫特忆阻器单元，用于将光信号转换为数字信号并量化编码输出。
[0019]存储层2位于莫特忆阻器层1的下方，包含多个存储单元，用于临时存储数据，作用类比计算机的内存，可以整体提高数据读写速度，对高速动态物体的抓拍有很好的效果。
[0020]逻辑电路层3包含方波整形电路和数字频率计TDC，以及控制单元电路，方波整形电路和数字频率计TDC用于对莫特忆阻器出来的脉冲信号进行滤波整形以及量化编码。控制单元电路还包括多个用于控制多个所述存储单元读出和写入的逻辑电路；光电莫特忆阻器阵列包括n
×
m个莫特忆阻器感光单元，如图3；其中，所述n为行数，m为列数。
[0021]光电莫特忆阻器忆阻器结构，如图2所示，依次在衬底上形成底电极层13和中间阻变层12，在中间介质层上形成顶电极11。顶电极11采用可透光的金属薄膜如金属氧化物，石墨烯，银纳米线，同时为了增加光感，对顶电极11进行开窗，让中间阻变层12直接暴露，中间阻变层采用VO2，底电极层采用金属铂薄膜。
[0022]存储层，包括存储单元阵列，所述存储单元阵列包括多个用于存储所述数字电信号的存储单元。
[0023]所述光电莫特忆阻器阵列1、存储层2、逻辑电路层3。分别建立在相堆叠的三个芯片上，芯片之间用金属
‑
金属连接柱4进行连接。也可采用硅通孔TSV工艺，优选铜
‑
铜连接。
[0024]整个结构中，每一个莫特忆阻器对应一个存储器。在信号传输路径上，可见光莫特忆阻器直接将光信号转换为频率脉冲信号， 再经过整形和TDC逻辑电路进行量化编码，转换后的数字电信号可以直接存储在存储器阵列中。因此，图像传感器前一帧的数据直接存储到存储器阵列中，再从存储单元器慢慢输出而无需花费较长时间从模数转换单元依次串行输出信号，从而可以及时进行下一帧的曝光、信号读取等操作，提高了帧率。
[0025]这种新架构能够实现信号感知数模转一体化，以最短长度将垂直信号线上读取的信号直接传输，从而抑制模拟信号传输中混入的噪点导致的画质下降问题，同时，也能高速
地读取信号。完美的解决了图像扭曲问题。
[0026]传统图像传感器中，数模转换AD转换器只能做成平面结构，电路的尺寸规模非常大，因为芯片面积有限且对功耗有严格限制，很难做大规模阵列（数模转换）AD电路，但是莫特器件具有非常简单的顶电极
‑
阻变层
‑
底电极三维立体结构，可以做成阵列或堆叠结构，尺寸单元又非常小，可以做大规模阵列，一次性处理，在体积上优势非常明显。这种立体结构，可以通过硅通孔技术垂直互连，减小互联长度,减小信号延迟,降低电容/ 电感,实现芯片间的低功耗和器件集成小型化。
[0027]在整个芯片架构上把这个平面平均分成M乘N个小方格，每一个方格就是统一的独立的转换单元，做成堆叠结构，尺寸单元非常小，做大规模阵列集成，对信号单元一次性处理，在体积上优势非常明显。这种立体结构，可以通过硅通孔技术垂直互连，减小互联长度,减小信号延迟,降低电容/ 电感,实现芯片间的低功耗和器件集成小型化。
[0028]以上所述，仅为本专利技术的具体实施方式之一，对于采用忆阻器实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高速3D堆叠图像传感器，其特征在于，包括：光电莫特忆阻器阵列、存储层、逻辑电路层；光电莫特忆阻器阵列、存储层、逻辑电路层分别建立在相堆叠的三个芯片上，芯片之间用金属连接柱进行连接，芯片之间用金属
‑
金属连接柱进行连接，也可采用硅通孔TSV工艺；所述光电莫特忆阻器阵列层位于芯片最上层，包括多个莫特忆阻器单元，用于将光信号转换为数字信号并量化编码输出；所述存储层位于光电莫特忆阻器阵列层下方，包含多个存储单元，用于临时存储数据；所述逻辑电路层包含方波整形电路和数字频率计TDC，以及控制单元电路，方波整形电路和数字频率计TDC用于对莫特忆阻器出来的脉冲信号进行滤波整形以及量化编码；所述控制单元电路包括用于控制储单元读出和写入的逻辑电路。2.根据权利要求1所述的一种高速3D堆叠图像传感器，其特征在于，所述光电莫特忆阻器阵列由n
×
m个莫特忆阻器感光单元组成，n为行数，m为列数。3.根据权利要求1所述的一种高速3D堆叠图像传感器，其特征在于，所述光电莫特...

【专利技术属性】
技术研发人员：刘洋，
申请(专利权)人：陕西格芯国微半导体科技有限公司，
类型：发明
国别省市：