一种基于沟槽隔离的忆阻器阵列芯片制造技术

本发明专利技术提供一种基于沟槽隔离的忆阻器阵列芯片包括，忆阻器阵列

【技术实现步骤摘要】
一种基于沟槽隔离的忆阻器阵列芯片


[0001]本专利技术属于微电子
，具体涉及一种基于沟槽隔离的忆阻器阵列芯片
。

技术介绍

[0002]忆阻器是一种由两个端子和一个导电通道组成的电子元件，其电阻可以通过施加的电压或电流操作进行调节
。
因此，该器件是一种具有“记忆”能力的电阻，并可应用于存储和类脑计算等领域
。
华裔科学家蔡少棠在
1971 年首先提出了忆阻器的概念
。
他指出除了电阻器
、
电感器和电容器之外，还应该存在第四种基本电路元件，即忆阻器
。2008 年，惠普实验室首次从实验上建立了忆阻器的概念与固态电子器件的联系，证实了蔡少棠的观点
。
随后，研究者们在一些其他类型的两端存储器
(
包括相变存储器和浮栅型存储器等
)
中观察到了忆阻现象
。
[0003]在存储器领域，这类器件拥有超快的开关速度
、
超高的擦写次数
、
较低的功耗以及高开关比等性能优势，是下一代存储元件的重要候选者之一
。
除此之外，由于忆阻器的工作模式与生物体中的神经元突触类似，并能够以交叉点的结构形成阵列，从而实现超高的集成密度，在大规模并行的神经形态计算领域中也有着重要的应用前景
。

技术实现思路

[0004]本专利技术提供一种基于沟槽隔离忆阻器阵列芯片，同时能够提供高密度
、
高可靠性<br/>、
高稳定性的忆阻器阵列芯片
。
该阵列采用沟槽隔离技术，将每个忆阻器之间隔离开来，降低了温度的影响，避免了电气信号的互相干扰，因此具有良好的抗干扰性能和稳定性
。
此外，该阵列还采用了高精度的工艺制造技术，能够实现忆阻器的高精度控制和调节，从而提供了更高的密度和更优异的性能
。
[0005]一种基于沟槽隔离的忆阻器阵列芯片，其特征在于，包括：忆阻器阵列
、
衬底；所述忆阻器阵列集成在衬底上；所述忆阻器阵列包含
M
行乘
N
列乘
H
层个忆阻器，其中
M
大于1，
N
大于
1、H
大于等于1；所述忆阻器阵列内忆阻器，忆阻器之间采用沟槽隔离
。
[0006]进一步地，所述沟槽隔离的方式为行沟槽隔离
、
列沟槽隔离，行列沟槽孤岛隔离中的一种
。
[0007]进一步地，所述沟槽内部填充有材料
。
[0008]进一步地，所述材料为真空材料
、
高能离子材料
、
高孔隙热阻材料中的一种
。
[0009]进一步地，所述高孔隙热阻材料包括陶瓷材料
、
热导率高的聚合物材料
。
[0010]进一步地，所述沟槽包括浅沟槽与深沟槽两种形式
。
[0011]进一步地，所述浅沟槽是由忆阻器阵列顶端一直开槽至衬底三分之一位置
。
[0012]进一步地，所述衬底为绝缘衬底
、
半导体衬底
、
导电衬底中的一种
。
[0013]优选地，所述衬底采用硅基衬底，可以与现有
CMOS
工艺兼容
。
[0014]本专利技术具有以下增益：
本专利技术提供一种基于沟槽隔离技术的大规模忆阻器阵列芯片，是一种同时具有高密度
、
高可靠性
、
高稳定性的忆阻器阵列芯片，具有良好的抗干扰性能和稳定性
。
附图说明
[0015]图1为本专利技术实施例沟槽隔离的忆阻器芯片内部结构示意图
。
[0016]图2为本专利技术实施例行开槽或列开槽示意图
。
[0017]图3为本专利技术实施例孤岛型结构示意图
。
具体实施方式
[0018]为了使本
的人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚
、
完整地描述，显然，所描述的实施例仅仅是本专利技术一部分的实施例，而不是全部的实施例
。
基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围
。
[0019]需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序
。
应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施
。
此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程
、
方法
、
系统
、
产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程
、
方法
、
产品或设备固有的其它步骤或单元
。
[0020]如图1所示
。
所述忆阻器阵列芯片包含
M
行
×
N
列
×
H
层个忆阻器
。
其中
M&gt;1,N&gt;1,H&gt;=1。
[0021]所述忆阻器阵列芯片可以是一层平面结构，即
H=1。
也可以可以是由平面忆阻器上下堆叠成多层结构即
H&gt;1。
[0022]所述忆阻器集成在一个衬底上；所述衬底包括绝缘衬底
、
半导体衬底或导电衬底，优先硅基衬底，可以与现有
CMOS
工艺兼容；所述忆阻器阵列芯片内部的忆阻器之间采用沟槽隔离，图2和3所示
。
所述沟槽隔离可以采用行沟槽隔离
、
列沟槽隔离，或者行列沟槽孤岛隔离
。
[0023]所述沟槽内部可以采用真空，注入高能离子，或采用高孔隙热组材料回填
。
主要作用是为了隔热保温
。
[0024]所述沟槽包含浅沟槽和深沟槽，根据芯片的厚度选择合适的沟槽；所述沟槽的开槽位置从忆阻器的顶端一直延伸至衬底层，并深入衬底层三分之一位置；所述沟槽的开槽孔的大小根据采用工艺设定，一般是固定值
。
[0025]工艺流程：采用沟槽隔离技术来制作大规模阵列忆阻器芯片的详细步骤如下：步骤一，在硅片表面形成氧化层：将硅片表面进行氧化处理形成氧化层，使硅片表面变得平整
。
[0026]步骤二，用光刻技术制作掩膜：在氧化层表面涂上光刻胶，然后使用掩膜对光刻胶
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种基于沟槽隔离的忆阻器阵列芯片，其特征在于，包括，忆阻器阵列
、
衬底；所述忆阻器阵列集成在衬底上；所述忆阻器阵列包含
M
行乘
N
列乘
H
层个忆阻器，其中
M
大于1，
N
大于
1、H
大于等于1；所述忆阻器阵列内忆阻器，忆阻器之间采用沟槽隔离
。2.
根据权利要求1所述一种基于沟槽隔离的忆阻器阵列芯片，其特征在于，所述沟槽隔离的方式为行沟槽隔离
、
列沟槽隔离，行列沟槽孤岛隔离中的一种
。3.
根据权利要求2所述一种基于沟槽隔离的忆阻器阵列芯片，其特征在于，所述沟槽内部填充有材料
。4.
根据权利要求3所述一种基于沟槽隔离的忆阻...

【专利技术属性】
技术研发人员：刘洋，
申请(专利权)人：陕西格芯国微半导体科技有限公司，
类型：发明
国别省市：