一种器件建模中最优器件的选取方法技术

本发明专利技术提供一种器件建模中最优器件的选取方法，包括获得整片晶圆的每个晶片的所有器件的测量参数的测试数据；根据测试数据计算测量参数的各中位数；计算测试数据与相对应的中位数之间的误差数据；判断误差数据是都否满足相应的预设条件；根据晶片Map图筛选出中心晶片；响应于皆满足所述预设条件的各测量参数的误差数据在同一晶片的同一器件中，且该晶片为中心晶片，则该器件为最优器件，最优器件个数最多的晶片为最佳晶片。通过本发明专利技术，可对器件建模中最优器件的选择进行改进，保证最后选择的器件是最优器件。的器件是最优器件。的器件是最优器件。

【技术实现步骤摘要】
一种器件建模中最优器件的选取方法


[0001]本专利技术涉及集成电路
，具体涉及一种器件建模中最优器件的选取方法。

技术介绍

[0002]在现有SPICE建模技术中，业界通用的最优器件选择方法是根据mapping测试数据，使用excel对每个器件测试结果的各项指标(Vtlin，Vtsat，Idlin，Idsat等)进行计算筛选，然后选出各个指标都比较靠近中位数(Median)的一个Die(晶片)作为中心晶片(Golden Die)。然而，随着半导体技术的工艺节点缩小至55nm及以下，器件尺寸缩小，器件随工艺的波动会越来越明显，这导致器件性能变化，如图1所示，Golden Die的器件电压Vt/电流Ids偏离了中位数，Golden Die不能准确反映器件的典型电学特性。为了设计高质量有竞争性的产品，需要做更多的工作来选取好的器件来器件建模，并且提升建模提取的难度和复杂度。

技术实现思路

[0003]有鉴于此，本专利技术提供一种器件建模中最优器件的选取方法，用以对器件建模中最优器件的选取进行改进，保证最后选择的器件是最优器件，提升建模提取的精准度。
[0004]本专利技术提供一种器件建模中最优器件的选取方法，包括以下步骤：
[0005]步骤一、获得整片晶圆的每个晶片的所有器件的测量参数的测试数据；
[0006]步骤二、根据所述测试数据计算所述测量参数的中位数；
[0007]步骤三、计算所述测试数据与相对应的中位数之间的误差数据；
[0008]步骤四、判断所述误差数据是都否满足相应的预设条件；
[0009]步骤五、根据晶片Map图筛选出中心晶片；
[0010]步骤六、响应于皆满足所述预设条件的各测量参数的误差数据在同一晶片的同一器件中，且该晶片为所述中心晶片，则该器件为最优器件，所述最优器件个数最多的晶片为最佳晶片。
[0011]优选地，步骤一中根据mapping测试的结果获得器件的测试数据。
[0012]优选地，步骤一中所述测试参数包括饱和电流Idsat、线性电流Idlin、线性阈值电压Vtlin、饱和阈值电压Vtsat。
[0013]优选地，步骤三中所述误差数据包含所有器件尺寸的所有测量参数在每个晶片中的测试数据与相对应的中位数值之间的误差。
[0014]优选地，步骤三中所述误差数据包括线性阈值电压Vtlin与对应中位数的差值、饱和阈值电压Vtsat与对应中位数的差值、饱和电流Idsat与对应中位数的比值再减1的值、以及线性电流Idlin与对应中位数的比值再减1的值。
[0015]优选地，步骤四中所述预设条件为：电压与对应中位数的差值不超过20mv、电流与对应中位数的比值再减1的值不超过3％。
[0016]优选地，步骤五中筛选出的所述中心晶片满足：非坐标(0，0)的晶片、晶片横纵坐
标绝对值的和较小、数量不超过晶片总数的60％。
[0017]优选地，所述方法还包括：响应于没有选出最优器件，回到步骤四，重新定义所述预设条件，再进行判断。
[0018]本专利技术先根据晶片Map图筛选出满足条件的中心晶片(Golden die)，然后在中心晶片中利用最优器件(Golden device)的选取规则选取最优器件，同时选取最优器件个数最多的晶片为最优晶片，最优晶片中所有器件皆满足golden device的判断规则。本专利技术对器件建模中最优器件的选取进行改进，保证最后选择的器件是最优器件，提升了建模提取的精准度。
附图说明
[0019]通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其它目的、特征和优点将更为清楚，在附图中：
[0020]图1a
‑
图1b显示为现有技术中心晶片内器件的电压和电流随长度变化的趋势图；
[0021]图2显示为本专利技术实施例的器件建模中最优器件的选取方法的流程图；
[0022]图3显示为本专利技术实施例的器件建模中最优器件的选取方法的流程框图；
[0023]图4显示为本专利技术实施例的晶片Map图；
[0024]图5a
‑
图5d显示为本专利技术实施例的最优器件的选取结果表以及对应的电压和电流随长度变化的趋势图。
具体实施方式
[0025]以下基于实施例对本专利技术进行描述，但是本专利技术并不仅仅限于这些实施例。在下文对本专利技术的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本专利技术。为了避免混淆本专利技术的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
[0026]此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
[0027]除非上下文明确要求，否则整个申请文件中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
[0028]在本专利技术的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本专利技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。
[0029]SPICE建模是连接半导体工艺制造技术与电路设计的桥梁，它为电路设计者提供电路仿真的器件级模型。一个完整的工艺节点的SPICE模型一般包括MOSFET、BJT以及相关的后端金属互联层电容(MOM电容)、MOSFET的寄生电阻、MOS变容管(MOS Varactor)等的模型。SPICE模型建模的流程一般先对测试结构进行WAT MAPPING(Wafer Acceptance Test Mapping)数据的测试，一片晶圆(Wafer)上有许多内容相同的晶片(DIE)，对于同一种器件，每个晶片上都有这种器件结构，测MAPPING数据时每个晶片的这种器件的电学参数都要测。这样每个器件的每个电学参数都得到一组数据，取其中位数，再随着宽度或长度的变化可以作出趋势图。对于每个特定尺寸的器件，得到MAPPING数据之后挑选出最接近中位数的晶
片，称为中心晶片(Golden Die)。SPICE模型的目标就是使用BSIM模型将器件的电学参数随尺寸变化的趋势都拟合准确，提取出正确的BSIM模型参数组。本专利技术对器件建模中中心晶片的选取方法进行改进，进一步保证最后选择的器件是最优器件，下面结合附图并通过具体实施方式来进一步说明本专利技术的技术方案。
[0030]图2显示为本专利技术实施例的器件建模中最优器件的选取方法的流程图。如图2所示，本专利技术实施例的器件建模中最优器件的选取方法包括如下步骤：
[0031]步骤一、获得整片晶圆的每个晶片的所有器件的测量参数的测试数据。
[0032]本专利技术实施例中，对整片晶圆的晶片(Die)的器件进行Mapping数据测试得到Mapping测试数据。其中Mapping数据即是对所有器件的主要电学参数(如线性阈值电压Vtlin，饱和阈值电压Vtsat，线性电流Idlin，饱和电流I本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种器件建模中最优器件的选取方法，其特征在于，包括以下步骤：步骤一、获得整片晶圆的每个晶片的所有器件的测量参数的测试数据；步骤二、根据所述测试数据计算所述测量参数的中位数；步骤三、计算所述测试数据与相对应的中位数之间的误差数据；步骤四、判断所述误差数据是都否满足相应的预设条件；步骤五、根据晶片Map图筛选出中心晶片；步骤六、响应于皆满足所述预设条件的各测量参数的误差数据在同一晶片的同一器件中，且该晶片为所述中心晶片，则该器件为最优器件，所述最优器件个数最多的晶片为最佳晶片。2.根据权利要求1所述的器件建模中最优器件的选取方法，其特征在于，步骤一中根据mapping测试的结果获得器件的测试数据。3.根据权利要求1所述的器件建模中最优器件的选取方法，其特征在于，步骤一中所述测试参数包括饱和电流Idsat、线性电流Idlin、线性阈值电压Vtlin、饱和阈值电压Vtsat。4.根据权利要求1所述的器件建模中最优器件的选取方法，其特征在于，步骤三中所述误差数据包...

【专利技术属性】
技术研发人员：汤茂亮，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：