半导体结构的制作方法及半导体结构技术

本公开提供一种半导体结构的制作方法及半导体结构，半导体结构的制作方法包括，提供基底，基底内形成有沟道；形成栅极导电层，栅极导电层覆盖部分沟道；形成半导体掺杂层，半导体掺杂层填充沟道，且覆盖栅极导电层，半导体掺杂层靠近栅极导电层的顶面的一侧的掺杂浓度和半导体掺杂层远离栅极导电层的顶面的一侧的掺杂浓度不同。在本公开中，半导体结构的栅极导电层和沟道的功函数差异较大，半导体掺杂层中的半导体掺杂材料和沟道的功函数差异小，半导体结构靠近沟道的底部的阈值电压大，而靠近基底顶面的阈值电压小，能够避免发生栅极诱导漏极漏电。极诱导漏极漏电。极诱导漏极漏电。

【技术实现步骤摘要】
半导体结构的制作方法及半导体结构


[0001]本公开涉及半导体
，尤其涉及一种半导体结构的制作方法及半导体结构。

技术介绍

[0002]随着动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)的发展，为提高半导体器件性能，通常将凹陷沟道阵列晶体管(Recess Channel Access Transistor，简称RCAT)应用于动态随机存取存储器中，以减小晶体管的栅极沟道长度，提高动态随机存取存储器的集成度。
[0003]但是，凹陷沟道阵列晶体管容易产生栅诱导漏极泄漏电流(Gate
‑
Induce Drain Leakage，简称GIDL)，影响动态随机存取存储器的可靠性。

技术实现思路

[0004]以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
[0005]本公开提供一种半导体结构的制作方法及半导体结构。
[0006]本公开的第一方面提供一种半导体结构的制作方法，所述半导体结构的制作方法包括：
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，所述半导体结构的制作方法包括：提供基底，所述基底内形成有沟道；形成栅极导电层，所述栅极导电层覆盖部分所述沟道；形成半导体掺杂层，所述半导体掺杂层填充所述沟道，且覆盖所述栅极导电层，所述半导体掺杂层靠近所述栅极导电层的顶面的一侧的掺杂浓度和所述半导体掺杂层远离所述栅极导电层的顶面的一侧的掺杂浓度不同。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成所述半导体掺杂层包括：形成第一半导体掺杂层，所述第一半导体掺杂层覆盖所述栅极导电层的顶面，所述第一半导体掺杂层的顶面低于所述基底的顶面；形成第二半导体掺杂层，所述第二半导体掺杂层覆盖所述第一半导体掺杂层的顶面；所述第二半导体掺杂层的掺杂浓度和所述第一半导体掺杂层的掺杂浓度不同。3.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述第二半导体掺杂层和所述第一半导体掺杂层的导电类型相同。4.根据权利要求3所述的半导体结构的制作方法，其特征在于，所述形成第一半导体掺杂层，包括：沉积第一半导体材料，对所述第一半导体材料进行第一次掺杂，形成第一掺杂区域，所述第一掺杂区域覆盖所述栅极导电层的顶面；对所述第一半导体材料进行第二次掺杂，形成第二掺杂区域，所述第二掺杂区域覆盖所述第一掺杂区域的顶面；其中，所述第二掺杂区域和所述第一掺杂区域的掺杂浓度不同。5.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述形成第二半导体掺杂层，包括：沉积第二半导体材料，对所述第二半导体材料进行第一次掺杂，形成第三掺杂区域，所述第三掺杂区域覆盖所述第一半导体掺杂层的顶面；对所述第二半导体材料进行第二次掺杂，形成第四掺杂区域，所述第四掺杂区域覆盖所述第三掺杂区域的顶面；其中，所述第四掺杂区域和所述第三掺杂区域的掺杂浓度不同。6.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述第二半导体掺杂层的掺杂浓度大于所述第一半导体掺杂层的掺杂浓度。7.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述形成栅极导电层，包括：在所述沟道内填充初始栅极导电层；...

【专利技术属性】
技术研发人员：刘志拯，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：