【技术实现步骤摘要】
一种具有P型栅的增强型GaN器件
[0001]本专利技术属于功率半导体
,涉及高压半导体器件,具体提供一种具有P型栅的增强型GaN器件。
技术介绍
[0002]GaN器件作为第三代半导体器件,其固有的物理性质使其非常适合高频、高功率等应用;增强型GaN器件在电力电子应用中可以省掉保护电路、提高系统可靠性等,所以一直是研究的重点。
[0003]传统的增强型横向GaN器件主要包括p
‑
GaN栅或者p
‑
AlGaN栅增强型HEMT器件、Recess
‑
gate HEMT以及采用氟离子注入的HEMT;其中,p
‑
GaN栅或者p
‑
AlGaN栅增强型HEMT器件是利用p
‑
GaN或者p
‑
AlGaN来耗尽沟道处的二维电子气,如文献“Y.Uemotoet al.,“Gate injection transistor(GIT)—A normally
‑
off AlGaN/GaN po ...
【技术保护点】
【技术特征摘要】
1.一种具有P型栅的增强型GaN器件,包括:绝缘栅介质层(1
‑
1)、金属栅极(1
‑
2)、P型宽禁带半导体层(1
‑
3)、势垒层(1
‑
4)、沟道层(1
‑
5)、金属源极(1
‑
6)、金属漏极(1
‑
7)、缓冲层(1
‑
8)、衬底(1
‑
9)及介质钝化层(1
‑
10),其中,缓冲层(1
‑
8)设置于衬底上,沟道层(1
‑
5)设置于缓冲层上,势垒层(1
‑
4)设置于沟道层上,金属源极(1
‑
6)与金属漏极(1
‑
7)设置于沟道层(1
‑
5)上、且分别位于势垒层(1
‑
4)的两端;其特征在于,所述绝缘栅介质层(1
‑
1)、P型宽禁带半导体层(1
‑
3)与金属栅极(1
‑
2)由下往上依次层叠构成MIS栅极部,所述MIS栅极部设置于势垒层(1
‑
4)上表面、且位于邻近金属源极(1
‑
6)一侧;介质钝化层(1
‑
10)覆盖势垒层上其余表面。2.一种具有P型栅的增强型GaN器件,包括:绝缘栅介质层(2
‑
1)、P型宽禁带半导体层(2
‑
3)、金属栅极(2
‑
2)、势垒层(2
‑
4)、沟道层(2
‑
5)、金属源极(2
‑
6)、P型电场屏蔽区(2
‑
7)、N型电流通路区(2
‑
8)、N型耐压层(2
‑
9)、第一介质钝化层(2
‑
10)、第二介质钝化层(2
‑
11)、衬底(2
‑
12)及金属漏极(2
‑
13),其中,金属漏极(2
‑
13)设置于衬底下,耐压层(2
‑
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。