本发明专利技术公开了一种基于DRAM的矩阵转置运算装置，属于超大规模集成电路以及DRAM领域。本发明专利技术的装置，包括DAC阵列、DRAM阵列、输入地址译码单元、输出地址译码单元、ADC阵列。DAC阵列将所需转置的矩阵的列向量的数字信号转化成模拟信号，DAC配合输入地址译码器，将所需转置的矩阵的列向量依次写入DRAM阵列的列方向，当完整的矩阵写入DRAM阵列后，ADC阵列将DRAM阵列中存储的所需转置的矩阵的行向量模拟信号转化成数字信号，ADC阵列配合输出地址译码器，从DRAM阵列行方向将矩阵的行向量依次读出，从而实现了矩阵的转置。本发明专利技术装置可以显著降低硬件架构的面积、功耗以及计算延时开销。销。销。
【技术实现步骤摘要】
一种基于DRAM的矩阵转置运算装置
[0001]本专利技术涉及一种基于DRAM的矩阵转置运算装置，具体涉及涉及一种高速、高密度、低功耗的矩阵转置运算装置，属于超大规模集成电路以及DRAM领域。
技术介绍
[0002]矩阵转置是最常用的矩阵运算之一，其几乎存在于任何有矩阵运算的领域。在科学计算、图像信号处理、音频信号处理、人工智能等领域均有广泛的使用。在系统性能要求不高时，矩阵转置可以通过执行软件算法更改矩阵存储数据索引的方式来实现矩阵转置。然而，在大量实时性要求高，以及数据吞吐量大的场景中，例如雷达信号处理、遥感图像处理等场景中，常规的软件已无法满足时间和精度的要求，定制专用的矩阵转置装置是解决途径之一。常见的方法可以基于存储器进行全定制的矩阵转置装置设计。
[0003]SRAM（Static Random
‑
Access Memory，静态随机存取存储器）与DRAM（Dynamic Random Access Memory，动态随机存取存储器）均是半导体集成电路领域的常用存储器。SRAM成本高、速度快，不需要刷新电路，静态功耗低，常作为计算系统中的小容量的缓存。DRAM成本低、速度较慢、需要刷新电路，静态功耗高，常作为计算系统中大容量的内存。
[0004]在基于存储器定制矩阵转置装置时，常采用SRAM进行设计，以满足转置装置的速度要求，其成本相对较高。在DRAM作为存储器的应用场景中，其存储的数据访问频率较低，且可能被多次访问，为了保证数据存储的正确性，DRAM存储器均需配备刷新电路，这增加了DRAM的成本、静态功耗，同时降低了其读取速度。
[0005]目前没有基于DRAM的矩阵转置运算装置。
技术实现思路
[0006]为了解决上述至少一个问题，本专利技术旨在提供一种基于DRAM的矩阵转置运算装置，通过高密度的DRAM存储器件，以及存算一体的设计，实现显著降低硬件架构的面积、功耗以及计算延时开销的目的。本专利技术的基于DRAM的矩阵转置运算装置，在矩阵转置运算装置方面，DRAM被写入的数据仅需读出一次，且写入和读出之间时间间隔很短，基于DRAM的矩阵转置运算装置不需要配备刷新电路且DRAM器件支持多bit存储，进一降低了装置的成本和功耗，同时提高了装置的计算速度。
[0007]本专利技术的主要技术方案为：
[0008]一种基于DRAM的矩阵转置运算装置，包括DAC阵列、输入地址译码单元、DRAM阵列、输出地址译码单元、ADC阵列；所述DAC阵列，用于将所需转置的矩阵的列向量的数字信号转化成模拟信号，再写入所述DRAM阵列的一列中；所述输入地址译码单元，接收数字信号的列地址信息，并根据列地址信息，转化成DRAM阵列写入的列地址选择信号；所述DRAM阵列，通过DRAM器件组成DRAM二维存储器阵列，用于存储所需转置的矩阵；所述输出地址译码单元，接收数字信号的行地址信息，并根据行地址信息，转化成DRAM阵列读出的行地址选择信号；所述ADC阵列，用于从所述DRAM阵列的一行中，读出所需转置的矩阵的行向量。
[0009]进一步的，本专利技术提供的一种基于DRAM矩阵转置运算装置，其所述的DAC阵列和ADC阵列的转换时间满足条件：
[0010][0011]其中是所需转置的矩阵的行数，是所需转置的矩阵的列数，是所述DAC阵列中的DAC数量，是所述ADC阵列中的ADC数量，是所述DAC接收数字信号输入并将模拟信号写入所述DRAM阵列对应位置的时间，是所述DAC将所述DRAM阵列中对应位置的模拟信号转化成数字信号的时间，是DRAM器件漏电导致存储的值产生误码的最小时间。在这样的条件下，可以保证其转置运算不发生错误，且不需要刷新电路模块。
[0012]进一步的，本专利技术提供的一种基于DRAM矩阵转置运算装置，其工作时序满足该条件：
[0013][0014]其中是所需转置的矩阵第一次将矩阵的列向量写入DRAM阵列的时刻，是所需转置的矩阵最后一次行向量从DRAM阵列读出的时刻，是DRAM器件漏电导致存储的值产生误码的最小时间。在这样的条件下，可以保证其转置运算不发生错误，且不需要刷新电路模块。
[0015]进一步的，所述DRAM阵列由DRAM器件组成。
[0016]进一步的，所述DRAM器件存储精度大于等于1bit。
[0017]本专利技术第二个是提供所述基于DRAM的矩阵转置运算装置的工作方法。
[0018]所述方法的步骤包括：
[0019]将所需转置的矩阵的列向量和行向量按索引编码成所述DRAM阵列的列地址及所述DRAM阵列的行地址；
[0020]将所需转置矩阵的列向量的数字信号输入给所述DAC，列地址输入给所述输入地址译码单元，所述DAC与输入地址译码单元将所需转置矩阵的列向量写入所述DRAM阵列的某一列；
[0021]依次将所需转置的矩阵的全部列写入所述DRAM阵列；
[0022]将所需转置的矩阵的行地址输入给所述的输出地址译码单元，所述DRAM阵列中存储的所需转置的矩阵的行向量的模拟信号输出到所述ADC阵列；
[0023]所述ADC将DRAM阵列中存储的所需转置的矩阵的列向量的模拟信号转化成数字信号并输出。
[0024]进一步的，依次将所需转置的矩阵的全部行向量从DRAM阵列中读出。
[0025]本专利技术将所需转置的矩阵的列向量通过DAC阵列写入DRAM阵列，当完整矩阵写入以后，通过ADC阵列将DRAM阵列中存储的矩阵的行向量依次读出，实现矩阵转置功能。
[0026]进一步的，当所需转置的矩阵尺寸小于所述DRAM阵列尺寸时，将其以补零的方式扩充为DRAM的阵列尺寸，进行转置。
[0027]进一步的，当所需转置的矩阵尺寸大于所述DRAM阵列尺寸时，将其分成多个DRAM的阵列尺寸的子矩阵，子矩阵依次进行转置。
[0028]可选地，所述方法的步骤包括：所述DRAM阵列的列地址及所述DRAM阵列的行地址根据所需转置的矩阵的列向量和行向量按索引编码而成；所述DRAM阵列的某一列获取所需转置矩阵的列向量；所述DRAM阵列依次获取所需转置的矩阵的全部列向量；所述DRAM阵列中存储的所需转置的矩阵的行向量的模拟信号输出给ADC阵列。
[0029]其中，DRAM阵列的某一列获取所需转置矩阵的列向量，具体是：DAC获取所需转置矩阵的列向量的数字信号，输入地址译码单元获取所需转置矩阵的列地址；DRAM阵列的某一列获取所述DAC与输入地址译码单元提供的所需转置矩阵的列向量。
[0030]本专利技术的第三个目的是提供所述基于DRAM的矩阵转置运算装置的应用。
[0031]所述应用，包括用于任何有矩阵运算的领域。
[0032]所述应用，包括但不限于用于科学计算、图像信号处理、音频信号处理、人工智能等领域。
[0033]所述应用，还包括用于雷达信号处理、遥感图像处理等方面。
[0034]本专利技术的第四个目的是提供一种电子设备，含有本专利技术的基于DRAM的矩阵转置运本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于DRAM的矩阵转置运算装置，其特征在于，包括DAC阵列、输入地址译码单元、DRAM阵列、输出地址译码单元、ADC阵列；所述的DAC阵列，用于将所需转置矩阵的列向量数字信号转化成DRAM阵列写入所需的模拟信号；所述的输入地址译码单元，用于选定DRAM阵列被写入列向量时的列地址；所述的DRAM阵列用于存储所需转置的矩阵；所述的输出地址译码单元，用于选定DRAM阵列被读出行向量时的行地址；所述的ADC阵列，用于将DRAM阵列中存储的矩阵的行向量的模拟信号转化成数字信号。2.根据权利要求1所述的一种基于DRAM的矩阵转置运算装置，其特征在于，进行转置运算的操作时间满足条件：；其中是所需转置的矩阵第一次将矩阵的列向量写入DRAM阵列的时刻，是所需转置的矩阵最后一次行向量从DRAM阵列读出的时刻，是DRAM器件漏电导致存储的值产生误码的最小时间。3.根据权利要求1所述的一种基于DRAM的矩阵转置运算装置，其特征在于，所述DAC阵列与ADC阵列的转换时间满足条件：；其中是所需转置的矩阵的行数，是所需转置的矩阵的列数，是所述DAC阵列中的DAC数量，是所述ADC阵列中的ADC数量，是所述DAC接收数字信号输入并将模拟信号写入所述DRAM阵列对应位置的时间，是所述DAC将所述DRAM阵列中对应位置的模拟信号转化成数字信号的时间，是DRAM器件漏电导致存储的值产生误码的最小时间。4.根据权利要求1所述的一种基于DRAM的矩阵转置运算装置，其特征在于，所述DRAM阵列由DRAM器件组成。5.根据权利要求2所述的一种基于DRAM的矩阵转置运算装置，其特征在于，所述DRAM器件存储精度大于等于1bit。6.一种权利要求1所述的基于DRAM的矩阵转置运算装置的工作方法，其特征在于，...
【专利技术属性】
技术研发人员：潘红兵，傅高鸣，宋年华，王宇宣，彭成磊，
申请(专利权)人：南京大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。