半导体存储器件及操作半导体存储器件的方法技术

本申请提供了半导体存储器件及操作半导体存储器件的方法。半导体存储器件包括存储单元阵列、行锤击管理电路、修复控制电路和连接逻辑，存储单元阵列包括均包括易失性存储单元的存储单元行。行锤击管理电路对与存储单元行相关联的访问地址进行计数以存储计数值，并且基于计数值来确定与被密集访问的至少一个存储单元行相关联的锤击地址。修复控制电路包括修复控制器，每个修复控制器包括缺陷地址存储装置并且修复存储单元行当中的缺陷存储单元行。连接逻辑将多个修复控制器当中的未用于存储缺陷地址的第一修复控制器连接到行锤击管理电路。行锤击管理电路将第一修复控制器用作存储访问地址中的部分访问地址的存储资源。存储访问地址中的部分访问地址的存储资源。存储访问地址中的部分访问地址的存储资源。

【技术实现步骤摘要】
半导体存储器件及操作半导体存储器件的方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年10月12日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0134700的优先权的权益，该韩国专利申请的公开内容通过引用整体地并入本文。


[0003]本公开涉及存储器，并且更具体地涉及用于执行锤击(hammer)刷新操作的半导体存储器件及操作半导体存储器件的方法。

技术介绍

[0004]半导体存储器件可以被分类为易失性存储器件或非易失性存储器件。易失性存储器件是指在断电时丢失存储在其中的数据的存储器件。作为易失性存储器件的示例，动态随机存取存储器(DRAM)可以用于诸如移动系统、服务器或图形装置的各种装置中。
[0005]在诸如动态随机存取存储器(DRAM)器件的易失性存储器件中，存储在存储单元中的单元电荷可能因泄漏电流而丢失。另外，当字线在激活状态与预充电状态之间频繁地转变时(例如，当字线被密集地或频繁地访问时)，连接到与频繁地被访问的字线相邻的字线的受影响的存储单元可能丢失所存储的电荷。在数据因单元电荷泄漏而丢失之前，可以通过再充电来维持存储在存储单元中的电荷。单元电荷的这种再充电被称为刷新(refresh)操作，并且刷新操作可以在单元电荷(可能地、大量地)丢失之前被重复地执行。

技术实现思路

[0006]示例实施例可以提供一种半导体存储器件，所述半导体存储器件被配置为通过将修复控制电路的一部分用作存储访问地址的存储资源来管理行锤击。
[0007]示例实施例可以提供操作半导体存储器件的方法，所述半导体存储器件被配置为通过将修复控制电路的一部分用作存储访问地址的存储资源来管理行锤击。
[0008]根据示例实施例，一种半导体存储器件包括存储单元阵列、行锤击管理电路、修复控制电路和连接逻辑。所述存储单元阵列包括多个存储单元行，并且所述存储单元行均包括多个易失性存储单元。所述行锤击管理电路被配置为对与所述多个存储单元行中的每个存储单元行的访问相关联的访问地址进行计数以将计数值存储于所述行锤击管理电路中，并且被配置为基于所述计数值来确定与所述多个存储单元行中的被密集访问的至少一个存储单元行相关联的锤击地址。所述修复控制电路包括多个修复控制器，并且所述修复控制器均包括缺陷地址存储装置。所述修复控制电路被配置为修复所述多个存储单元行当中的缺陷存储单元行。所述连接逻辑被配置为将所述多个修复控制器当中的未用于存储缺陷地址的第一修复控制器连接到所述行锤击管理电路。所述行锤击管理电路还被配置为将所述第一修复控制器用作存储所述访问地址中的部分访问地址的存储资源。
[0009]根据示例实施例，在一种操作半导体存储器件的方法中，所述半导体存储器件包括存储单元阵列，所述存储单元阵列包括多个存储单元行，所述多个存储单元行均包括多
个易失性存储单元，在所述方法中，使用多个修复控制器当中的未用于存储缺陷地址的第一修复控制器来存储访问地址中的部分访问地址，所述多个修复控制器均包括缺陷地址存储装置；至少一个所述第一修复控制器基于目标访问地址与其中存储的访问地址的比较来生成匹配信号；连接逻辑将所述匹配信号提供给行锤击管理电路中的对应的计数器；所述行锤击管理电路将所述对应的计数器的计数值存储在访问存储装置中；所述行锤击管理电路基于将所述计数值与参考数相比较来确定锤击地址；以及刷新控制电路对物理上与对应于所述锤击地址的存储单元行相邻的牺牲存储单元行执行锤击刷新操作。
[0010]根据示例实施例，一种半导体存储器件包括存储单元阵列、行锤击管理电路、刷新控制电路、修复控制电路和连接逻辑。所述存储单元阵列包括多个存储单元行，并且每一个所述存储单元行包括多个易失性存储单元。所述行锤击管理电路被配置为对与所述多个存储单元行中的每个存储单元行的访问相关联的访问地址进行计数以将计数值存储于所述行锤击管理电路中，并且被配置为基于所述计数值来确定与所述多个存储单元行中被密集访问的至少一个存储单元行相关联的锤击地址。所述刷新控制电路被配置为：对所述多个存储单元行执行正常刷新操作，以及对物理上与对应于所述锤击地址的存储单元行相邻的牺牲存储单元行执行锤击刷新操作。所述修复控制电路包括多个修复控制器，并且每一个所述修复控制器包括缺陷地址存储装置。所述修复控制电路被配置为修复所述多个存储单元行当中的缺陷存储单元行。所述连接逻辑被配置为将所述多个修复控制器当中的未用于存储缺陷地址的第一修复控制器连接到所述行锤击管理电路。所述行锤击管理电路还被配置为将所述第一修复控制器用作存储所述访问地址中的部分访问地址的存储资源。
[0011]因此，在半导体存储器件以及操作半导体存储器件的方法中，部分修复控制器将用于管理访问存储装置中的行锤击的访问地址存储在其中，并且基于将目标访问地址与访问地址相比较、通过连接逻辑将匹配信号提供给行锤击管理电路中的对应的计数器，并且行锤击管理电路确定目标访问地址是否对应于锤击地址。因此，可以在不增加行锤击管理电路的大小的情况下通过存储更多的访问地址来提高行锤击管理的效率。
附图说明
[0012]将在下面参考附图更详细地描述示例实施例。
[0013]图1是图示了根据示例实施例的存储器系统的框图。
[0014]图2是图示了根据示例实施例的图1中的存储器控制器的框图。
[0015]图3是图示了根据示例实施例的图1中的半导体存储器件的示例的框图。
[0016]图4图示了图3的半导体存储器件中的第一存储体阵列的示例。
[0017]图5是图示了图3的半导体存储器件中的行锤击管理电路的示例的框图。
[0018]图6是图示了根据示例实施例的包括在图5的行锤击管理电路中的访问存储装置的示例的图。
[0019]图7是图示了根据示例实施例的图5中的访问存储控制器的示例的框图。
[0020]图8是图示了根据示例实施例的图3中的刷新控制电路的示例的框图。
[0021]图9是图示了根据示例实施例的图8所示的刷新时钟生成器的示例的电路图。
[0022]图10是图示了根据示例实施例的图8中的刷新时钟生成器的另一示例的电路图。
[0023]图11是图示了根据示例实施例的图3的半导体存储器件中的修复控制电路的示例
的框图。
[0024]图12是图示了根据示例实施例的图11的修复控制电路中的修复地址生成器的示例的框图。
[0025]图13A是图示了根据示例实施例的图11的修复控制电路中的修复控制器之一的示例的框图。
[0026]图13B是图示了根据示例实施例的图11的修复控制电路中的修复控制器之一的示例的框图。
[0027]图14示出根据示例实施例的图3的半导体存储器件中的修复控制电路中的修复控制器以及行锤击管理电路中的计数器。
[0028]图15是图示了根据示例实施例的图14中的连接逻辑的示例的框图。
[0029]图16是图3的半导体存储本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器件，所述半导体存储器件包括：存储单元阵列，所述存储单元阵列包括多个存储单元行，所述多个存储单元行均包括多个易失性存储单元；行锤击管理电路，所述行锤击管理电路被配置为：对与所述多个存储单元行中的每个存储单元行的访问相关联的访问地址进行计数以将计数值存储于所述行锤击管理电路中；以及基于所述计数值来确定与所述多个存储单元行中被密集访问的至少一个存储单元行相关联的锤击地址；修复控制电路，所述修复控制电路包括多个修复控制器，所述多个修复控制器均包括缺陷地址存储装置，所述修复控制电路被配置为修复所述多个存储单元行当中的缺陷存储单元行；以及连接逻辑，所述连接逻辑被配置为将所述多个修复控制器当中的未用于存储缺陷地址的第一修复控制器连接到所述行锤击管理电路，其中，所述行锤击管理电路还被配置为将所述第一修复控制器用作存储所述访问地址中的部分访问地址的存储资源。2.根据权利要求1所述的半导体存储器件，其中，所述行锤击管理电路包括：访问存储装置，所述访问存储装置被配置为存储所述访问地址和与所述访问地址相对应的所述计数值；以及访问存储控制器，所述访问存储控制器被配置为控制所述访问存储装置并且被配置为基于所述计数值来确定所述锤击地址。3.根据权利要求2所述的半导体存储器件，其中，所述访问存储控制器包括：第一地址比较器，所述第一地址比较器被配置为：将目标访问地址中的目标行地址与存储在所述访问存储装置中的各个行地址进行比较以生成第一匹配信号，所述目标访问地址指定所述多个存储单元行当中的当前被访问的存储单元行；计数器电路，所述计数器电路包括多个计数器，所述多个计数器被配置为基于所述第一匹配信号和从所述第一修复控制器提供的第二匹配信号生成所述计数值，并且被配置为将所述计数值存储在所述访问存储装置中；以及监测逻辑，所述监测逻辑连接到所述访问存储装置，所述监测逻辑被配置为：基于所述第一匹配信号和所述第二匹配信号将所述目标行地址选择性地存储在所述访问存储装置中；以及基于将所述目标行地址的计数值与参考数相比较来确定所述锤击地址。4.根据权利要求3所述的半导体存储器件，其中，所述多个修复控制器还包括：第二修复控制器，所述第二修复控制器被配置为存储所述缺陷地址。5.根据权利要求4所述的半导体存储器件，其中，所述连接逻辑被配置为基于存储在所述多个修复控制器中的每一个修复控制器中的主熔丝位来识别所述第一修复控制器和所述第二修复控制器。6.根据权利要求5所述的半导体存储器件，其中，每一个所述第一修复控制器包括：寄存器组，所述寄存器组被配置为存储所述主熔丝位和所述部分访问地址，所述主熔丝位指示对应的访问地址是否被存储于在该第一修复控制器中；和
第二地址比较器，所述第二地址比较器被配置为将所述目标行地址与存储在所述访问存储装置中的所述各个行地址相比较以生成所述第二匹配信号中的对应的第二匹配信号。7.根据权利要求6所述的半导体存储器件，其中，所述连接逻辑进一步被配置为将所述对应的第二匹配信号提供给所述多个计数器中的对应的计数器。8.根据权利要求6所述的半导体存储器件，其中，所述连接逻辑还被配置为基于所述主熔丝位来改变连接到所述多个计数器中的部分计数器的所述第一修复控制器的数量。9.根据权利要求3所述的半导体存储器件，其中，所述监测逻辑进一步被配置为：响应于所述第一匹配信号指示所述目标行地址与存储在所述访问存储装置中的任何行地址不匹配，将所述目标行地址存储在所述访问存储装置中。10.根据权利要求1所述的半导体存储器件，其中，所述连接逻辑包括：开关矩阵，所述开关矩阵包括连接到所述多个修复控制器的第一端子以及连接到所述行锤击管理电路中的多个计数器的第二端子，所述开关矩阵被配置为基于开关控制信号通过所述第一端子和所述第二端子将所述第一修复控制器连接到所述多个计数器当中的对应的计数器；和开关信号生成器，所述开关信号生成器被配置为基于主熔丝位生成所述开关控制信号，每一个所述主熔丝位指示对应的访问地址是否被存储。11.根据权利要求1所述的半导体存储器件，所述半导体存储器件还包括：刷新控制电路，所述刷新控制电路被配置为：对所述多个存储单元行执行正常刷新操作，以及对物理上与对应于所述锤击地址的存储单元行相邻的牺牲存储单元行执行锤击刷新操作。12.根据权利要求11所述的半导体存储器件，其中，所述刷新控制电路包括：刷新控制逻辑，所述刷新控制逻辑被配置为响应于与所述锤击地址相关联的锤击事件检测信号来生成锤...

【专利技术属性】
技术研发人员：赵诚珍，柳廷旻，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：