改进的聚四氟乙烯薄膜芯片载体制造技术

技术编号:3733117 阅读:197 留言:0更新日期:2012-04-11 18:40
对倒装芯片特别有用的有机芯片载体,包含有机介电层、排列在介电层上的第一电路层、排列在第一介电层和第一电路层上的有机构象涂层、以及排列在构象层上的线宽约为2.0密耳或更小(最好约为1.0密耳或更小,约0.7密耳较好)且线间距约为1.5密耳或更小(最好约为1.1密耳或更小)的细线电路层。介电层最好不含有纤维玻璃织物。构象涂层的介电常数最好约为1.5-3.5。其平整度最好大于约30%。本发明专利技术还涉及到制造介电涂覆的芯片载体的方法。(*该技术在2017年保护过期,可自由使用*)

【技术实现步骤摘要】
在芯片载体领域中,载体带有细线电路(亦即线宽为2.0密耳或更小且线间距小于2.5密耳的电路)是所期望的。细线电路可具有高的布线能力,这就减少了对载体内部各种额外层的需求,而且可支持密集的芯片阵列。在陶瓷载体中已可达到这种细线分辨率;但在常规的有机载体中尚未得到。开发一种具有高的信号速度、低的介电常数和细线电路的有机载体,当是所期望的。本专利技术提供了一种对倒装芯片特别有用的有机芯片载体,它包含一个有机介电层、一个排列在此介电层上的第一电路层、一个排列在第一介电层和第一电路层上的有机构象涂层(organic conformationcoating)、以及一个排列在构象层上的线宽约为2.0密耳或更小(最好约为1.0密耳或更小,而约0.7密耳更好)且线间距约为1.5密耳或更小(最好约为1.1密耳)的细线电路层。介电层最好不带有玻璃纤维织物。构象涂层的介电常数最好约为1.5-3.5,且平整度大于约30%。本专利技术还涉及到介电涂覆芯片载体的制造方法。附图说明图1是根据本专利技术的安装在衬底上用来安装I/C芯片的有机载体实施例的剖面图;图2是根据本专利技术另一实施例的用来承载I/C芯片并安装于电本文档来自技高网...

【技术保护点】
一种有机芯片载体,它包含: a.介电常数约为1.5-3.5的介电层; b.排列且附着在介电层上的第一电路层; c.排列在第一电路层和介电层上的百分比平整度大于约30%且介电常数约为1.5-3.5的构象涂层; d.排列在构象涂层上的第二电路层,它包含线宽小于1密耳且线间距为1.5密耳或更小的线条;以及 e.至少一个穿过构象涂层排列以使第一电路层和第二电路层连接的导电通道孔。

【技术特征摘要】
...

【专利技术属性】
技术研发人员:那塔列巴巴拉费尔非德约翰斯蒂芬克斯基斯考特普里斯顿穆勒罗那尔德彼特诺沃克詹姆斯沃伦威尔森
申请(专利权)人:国际商业机器公司
类型:发明
国别省市:US[美国]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利