半导体结构及半导体结构的处理方法技术

本公开提出一种半导体结构及半导体结构的处理方法，半导体结构包括衬底、位线结构、多层侧隔离层以及顶隔离层；位线结构设置于衬底；多层侧隔离层由内致外依次设置于位线结构的侧面；顶隔离层覆盖于位线结构和多层侧隔离层的顶面。本公开通过在位线结构和多层侧隔离层的顶面覆盖顶隔离层，能够在后续制程中利用顶隔离层保护侧隔离层不被氧化，避免因侧隔离层被氧化而导致器件形成空隙，有利于提升产品良率。良率。良率。

【技术实现步骤摘要】
半导体结构及半导体结构的处理方法


[0001]本公开涉及半导体
，尤其涉及一种半导体结构及半导体结构的处理方法。

技术介绍

[0002]对于例如动态随机存取存储器等半导体器件，为了减少器件的Cbl，现有方案是将碳氧化硅(SiCO，即氧掺杂碳化硅)垫片集成到半导体器件的位线结构。然而，经研究发现，上述碳氧化硅垫片极易被氧化，导致器件形成空隙，降低产品良率。

技术实现思路

[0003]本公开的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种碳氧化硅垫片不易被氧化的半导体结构。
[0004]本公开的另一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种能够在制程中保护碳氧化硅垫片不被氧化的半导体结构的处理方法。
[0005]为实现上述目的，本公开采用如下技术方案：
[0006]根据本公开的一个方面，提供一种半导体结构，包括衬底、位线结构、多层侧隔离层以及顶隔离层；所述位线结构设置于所述衬底；所述多层侧隔离层由内致外依次设置于所述位线结构的侧面；所述顶隔离层覆盖于所述位线结构的顶面和所述多层侧隔离层的顶面。
[0007]根据本公开的其中一个实施方式，所述顶隔离层的侧面与位于最外侧的所述侧隔离层的侧面平齐。
[0008]根据本公开的其中一个实施方式，所述顶隔离层的边缘覆盖于最外侧的所述侧隔离层的部分侧面。
[0009]根据本公开的其中一个实施方式，沿平行于所述顶隔离层顶面的方向，所述顶隔离层超出最外侧的所述侧隔离层的部分的宽度，与所述顶隔离层的整体宽度的比值为1:20～1:5。
[0010]根据本公开的其中一个实施方式，所述侧隔离层被所述顶隔离层覆盖的部分侧面的高度，与该侧隔离层的总高度的比值为1:30～1:10。
[0011]根据本公开的其中一个实施方式，所述顶隔离层的厚度为30nm～50nm。
[0012]根据本公开的其中一个实施方式，所述顶隔离层的材质，与位于最外侧的所述侧隔离层的材质相同。
[0013]根据本公开的其中一个实施方式，所述顶隔离层的材质为氮化硅。
[0014]根据本公开的其中一个实施方式，所述多层侧隔离层由内至外分别为第一侧隔离层、第二侧隔离层和第三侧隔离层，其中：所述第一侧隔离层的材质为碳氧化硅；和/或，所述第二侧隔离层的材质为氧化硅；和/或，所述第三侧隔离层的材质为氮化硅。
[0015]根据本公开的其中一个实施方式，所述位线结构包括位线接触层、位线导电层以
及位线绝缘层；所述位线接触层设置于所述衬底上；所述位线导电层设置于所述位线接触层的顶面；所述位线绝缘层设置于所述位线导电层的顶面。
[0016]根据本公开的其中一个实施方式，其中：所述位线接触层的材质为多晶硅；和/或，所述位线导电层的材质为钨；和/或，所述位线导电层与所述位线接触层之间设置有氮化钛层。
[0017]根据本公开的另一个方面，提供一种半导体结构的处理方法，包括：提供衬底，于所述衬底上形成位线结构，相邻所述位线结构之间填充有氧化材料，所述位线结构的侧面由内至外依次设置有多层侧隔离层；图案化所述氧化材料，位于所述位线结构顶面的所述侧隔离层在所述图案化过程中被去除；在所述位线结构和所述多层侧隔离层的顶面形成顶隔离层；在相邻所述位线结构之间形成电容接触层。
[0018]根据本公开的其中一个实施方式，所述图案化所述氧化材料的步骤中，是采用无氧回蚀工艺，且前驱体的材质为氟。
[0019]根据本公开的其中一个实施方式，还包括：在位于所述位线结构顶面的所述侧隔离层被去除之后，利用无氧等离子体清除所述位线结构和所述侧隔离层顶面的杂质。
[0020]根据本公开的其中一个实施方式，所述无氧等离子体的等离子体材质为氢气、氮气或者氢气与氮气的混合气体。
[0021]根据本公开的其中一个实施方式，所述氧化材料是采用低温及低射频功率的沉积工艺填充于相邻所述位线结构之间，沉积工艺的温度小于75℃，射频功率小于350W。
[0022]由上述技术方案可知，本公开提出的半导体结构及半导体结构的处理方法的优点和积极效果在于：
[0023]本公开提出的半导体结构包括衬底、位线结构、多层侧隔离层以及顶隔离层，本公开通过在位线结构的顶面和多层侧隔离层的顶面覆盖顶隔离层，能够在后续制程中利用顶隔离层保护侧隔离层不被氧化，避免因侧隔离层被氧化而导致器件形成空隙，有利于提升产品良率。
附图说明
[0024]通过结合附图考虑以下对本公开的优选实施方式的详细说明，本公开的各种目标、特征和优点将变得更加显而易见。附图仅为本公开的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
[0025]图1是根据一示例性实施方式示出的一种半导体结构的局部结构示意图；
[0026]图2是根据另一示例性实施方式示出的一种半导体结构的局部结构示意图；
[0027]图3是根据另一示例性实施方式示出的一种半导体结构的局部结构示意图；
[0028]图4是根据一示例性实施方式示出的一种半导体结构的处理方法的流程示意图；
[0029]图5和图6分别是半导体结构在图4示出的半导体结构的处理方法的几个步骤下的局部结构示意图。
[0030]附图标记说明如下：
[0031]100.位线结构；
[0032]110.位线接触层；
[0033]120.位线导电层；
[0034]130.位线绝缘层；
[0035]210.第一侧隔离层；
[0036]220.第二侧隔离层；
[0037]230.第三侧隔离层；
[0038]300.顶隔离层；
[0039]D.厚度；
[0040]G.杂质；
[0041]H0.高度；
[0042]H1.高度；
[0043]PG.无氧等离子体；
[0044]S1～S4.步骤；
[0045]W0.宽度；
[0046]W1.宽度。
具体实施方式
[0047]体现本公开特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本公开能够在不同的实施例上具有各种的变化，其皆不脱离本公开的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本公开。
[0048]在对本公开的不同示例性实施方式的下面描述中，参照附图进行，所述附图形成本公开的一部分，并且其中以示例方式显示了可实现本公开的多个方面的不同示例性结构、系统和步骤。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本公开范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本公开的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中所述的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本公开的范围内。
[0049]参本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；位线结构，设置于所述衬底；多层侧隔离层，由内致外依次设置于所述位线结构的侧面；顶隔离层，覆盖于所述位线结构的顶面和所述多层侧隔离层的顶面。2.根据权利要求1所述的半导体结构，其特征在于，所述顶隔离层的侧面与位于最外侧的所述侧隔离层的侧面平齐。3.根据权利要求1所述的半导体结构，其特征在于，所述顶隔离层的边缘覆盖于最外侧的所述侧隔离层的部分侧面。4.根据权利要求3所述的半导体结构，其特征在于，沿平行于所述顶隔离层顶面的方向，所述顶隔离层超出最外侧的所述侧隔离层的部分的宽度，与所述顶隔离层的整体宽度的比值为1:20～1:5。5.根据权利要求3所述的半导体结构，其特征在于，所述侧隔离层被所述顶隔离层覆盖的部分侧面的高度，与该侧隔离层的总高度的比值为1:30～1:10。6.根据权利要求1所述的半导体结构，其特征在于，所述顶隔离层的厚度为30nm～50nm。7.根据权利要求1所述的半导体结构，其特征在于，所述顶隔离层的材质，与位于最外侧的所述侧隔离层的材质相同。8.根据权利要求1所述的半导体结构，其特征在于，所述顶隔离层的材质为氮化硅。9.根据权利要求1所述的半导体结构，其特征在于，所述多层侧隔离层由内至外分别为第一侧隔离层、第二侧隔离层和第三侧隔离层：其中所述第一侧隔离层的材质为碳氧化硅；和/或所述第二侧隔离层的材质为氧化硅；和/或所述第三侧隔离层的材质为氮化硅。10.根据权利要求1所述的半导体结构，其特征在于，所述位...

【专利技术属性】
技术研发人员：唐林，左明光，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：